UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54355

Virtex-7 FPGA VC709 コネクティビティ キット - ボード デバッグ チェックリスト

説明

VC709 コネクティビティ キット ボードのチェックリストは、ボード関連の問題をデバッグし、次にボード RMA をリクエストするかどうかを判断するのに便利です。

この VC709 ボード デバッグ チェックリストだけでなく、(Xilinx Answer 51901) 「Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー」も参照してください。

ソリューション

1.   スイッチ/ジャンパー設定
2.   ボード電源
3.   ケーブル検出
4.   JTAG 初期化

次のデバッグ手順は、手順 1 から 4 までが確認されていて問題がないことを前提としています。
5.   JTAG コンフィギュレーション
6.   BPI コンフィギュレーション
7.   XADC
8.   PCIe
9.   IBERT
10. DDR3
11. インターフェイス テスト
12. VC709 の既知の問題



1. スイッチ/ジャンパー設定

VC709 のデフォルト スイッチ/ジャンパー設定は次のとおりです。

デフォルトのスイッチおよびジャンパー設定を確認するところからまずは始め、その後にアプリケーションに合わせてスイッチ/ジャンパーを設定します。

a.   GPIO DIP スイッチ SW2
   
     

b.   コンフィギュレーション DIP スイッチ SW11
  
デフォルト モード設定 M[2:0] = 010 では、ボードへの電源投入時にマスター BPI コンフィギュレーションが選択されます。
 
  

c.   デフォルト ジャンパー設定
 
d.   デフォルト XADC ジャンパー設定
 
e.   デフォルト PCIe レーン選択設定
 




2.ボード電源

パワーオンLED : VC709 評価キットにある AC/DC 電源アダプターを使用してテストベンチで初期電源テストを実行します。パワーオン LED のステータスはボードの状態を表します。

a.  電源投入時に次の LED のステータスを確認します。

 


b.  これらの LED が電源投入時に点灯しないときは、ボード上の TI パワー コントローラーをプログラムし直す必要がある場合があります。この作業には、テキサス インスツルメンツ社の Fusion Digital Power の製造ツール ソフトウェア パッケージ、テキサス インスツルメンツ社の USB Interface Adapter EVM、および該当する XML スクリプトを使用します。
詳細は、(Xilinx Answer 37561) を参照してください。適切な XML ファイルに関する情報は、(Xilinx Answer 56811) を参照してください。ファイルは、ボードによって異なります。
TI USB インターフェイス アダプター EVM をお持ちでない場合は、(Xilinx Answer 54022) に記載の手順に従って注文してください。

c.    12V パワーオン LED (DS16) が緑色でない場合、12VDC が VC709 電源入力コネクタに供給されていません。  次の手順に従います。
   






3.ケーブル検出

VC709 では、VC709 Digilent USB-to-JTAG モジュール、U26 に差し込まれている USB A-to-micro-B ケーブルが使用されます。

USB A-to-micro-B ケーブル
        i.   [Device Manager] にケーブルは表示されていますか。次の図でハイライトされている 3 項目が [Device Manager] で表示されている場合は、USB ケーブルは動作していて、正しく識別されています。
  
ii.ケーブル ドライバーは正しく読み込まれていますか。このケーブルのドライバーは iMPACT に含まれているはずです。しかし、USB A-to-micro-B ケーブルの接続に問題がある場合は、Digilent のプラグインを次のリンクからダウンロードできます。
インストールする場合は、ダウンロードされたファイルにある資料に記述されているガイドラインに沿ってください。 http://digilentinc.com/Products/Detail.cfm?NavPath=2,66,768&Prod=DIGILENT-PLUGIN
このプラグインには、Windows の場合 Adept システムの 2.4 またはそれ以降のバージョン、Linux の場合 Adept システムの 2.3.9 またはそれ以降のバージョンが必要です。Adept ソフトウェアは Digilent から入手できます。http://digilentinc.com/Products/Detail.cfm?NavPath=2,66,828&Prod=ADEPT2
iii. システム プロパティと環境変数を確認します。  環境変数の詳細は (Xilinx Answer 11630) を参照してください。
iv.USB ポートはイネーブルになっていますか。USB バスを再度初期化するにはシステムを再ブートします。
v.   ザイリンクス ツール (iMPACT または ChipScope Pro) は正しくインストールされていますか  (サポートされるソフトウェア バージョン情報については、キットの製品ページ VC709 を参照してください)。
      問題がツールのインストールにあると思われる場合は、『ザイリンクス デザイン ツール : インストールおよびライセンス ガイド』 を参照してください (VC709 をサポートする最新バージョンのツールおよび関連資料を参照してください)。
vi.  オペレーティング システムは (OS) Windows 7 が使用されていますか。その場合は (Xilinx Answer 41442) および (Xilinx Answer 44397) を参照してください。

     上記の手順に従っても接続できない場合は、 サポート ウェブページでサポート オプションを確認してください。


4. JTAG 初期化

ザイリンクス ツール (iMPACT または ChipScope Pro) を使用して、ボード JTAG チェーンのステータスは確認できます。  JTAG チェーンが正しくインストールされていることを確認するには、次の JTAG 初期化テスト ケースに従ってください。

     a. VC709 から FMC カードを取り除きます。
     b. モード スイッチ SW11 を JTAG モード (101) に設定します。
     c. ベンチで VC709 に電源投入します (PC シャーシ内ではなく)
     d. Digilent USB A-to-micro-B ケーブルを VC709 に接続します。
     e. Digilent デバイスが [Device Manager] に表示されていることを確認します。表示されていない場合は、別の USB ポートを試します。
         それでもうまくいかない場合は、別の USB ケーブルを試します。
     f.  ザイリンクス ツール (Vivado 2012.4 以降のバージョン) が正しくインストールされていることを確認します。
     g. iMPACT を起動します。ケーブルは正しく認識されていますか。
         i.  そうでない場合は 3. ケーブル検出を参照してください。
         ii.  識別されるが、iMPACT で JTAG チェーンが検出されず表示されない場合は、ケーブル速度を落とします ([Output] → [Cable Setup])。
          iii. 識別されるが、iMPACT で JTAG チェーンが検出されず表示されず、ケーブル速度を落としても問題が解決されない場合は、次の手順に従います (Digilent USB A-to-micro-B ケーブルが USB-to-JTAG コンフィギュレーション ロジック モジュール (U26) に接続されていることが前提)。
  


 
      上記の手順で JTAG チェーンを初期化できなかった場合は、サポート ウェブページから使用可能なサポート オプションを参照してください。




5.  JTAG コンフィギュレーション

     JTAG コンフィギュレーションは Digilent のオンボード USB-to-JTAG コンフィギュレーション ロジック モジュール (U26) を介してのみ行われます。タイプ A (ホスト側) と micro-B (VC709 側) をつなぐ USB ケーブルを使用して VC709 ボードの JTAG チェーンにホスト コンピューターがアクセスするというものです。
JTAG チェーンの初期化に問題がないが、JTAG コンフィギュレーションにエラーが発生した場合は、次を確認します。

a. JTAG コンフィギュレーション モードのモード スイッチ設定を確認します。

b. iMPACT で、周波数の低いケーブルを選択し ([Output] → [Cable Setup])、コンフィギュレーションを再試行します。
c.  iMPACT で [Debug] → [Chain Integrity Test] をクリックして、チェーンの整合性をテストします。チェーンのどこで接続エラーが発生しているかを iMPACT でデバッグすることができます。
d. VC709 で PROG プッシュ ボタン (SW9) をアサートします。FPGA へのパワーアップ ランプ レートの問題によって引き起こされる問題をこれでクリアすることができます。
e. iMPACT で ステータスをリードバックします ([Debug] → [Read Status Register])。  コンフィギュレーションのステージおよびエラーが発生した場所を確認するのに、ステータス レジスタから読み出された情報を利用します。詳細は (Xilinx Answer 24024) を参照してください。
f.  (Xilinx Answer 34904) - 「ザイリンクス コンフィギュレーション センター」を参照します。コンフィギュレーション ソリューション センターには、コンフィギュレーションに関する質問を解決するのに役立つ情報が掲載されています。

    上記の手順に従っても JTAG コンフィギュレーションでエラーが発生する場合は、 サポート ページでサポート オプションを確認してください。



6.  BPI コンフィギュレーション

     リニア BPI フラッシュ メモリ (U3) はコンフィギュレーションまたはソフトウェア格納用に使用できる不揮発性ストレージで、容量は 128MB です。 
     VC709 の U3 (BPI フラッシュ) にイメージ (出荷時の BIST イメージまたはユーザーがプログラムしたイメージ) があり、Virtex-7 FPGA が BPI フラッシュから期待どおりにコンフィギュレーションされていない場合は、次の点を確認してください。:

a. MCS ファイルが正しく読み込まれている場合は、JTAG チェーンに次のように FPGA およびフラッシュ デバイスが表示されます。
  
    図のように xc7vx690t がフラッシュ デバイスに接続されていない場合は、『ISE ヘルプ』の iMPACT のヘルプを参照してください。
b. マスター BPI コンフィギュレーションのモード スイッチを確認します。
 
c. iMPACT で、周波数の低いケーブルを選択し、コンフィギュレーションを再試行します。
d. VC709 で PROG プッシュ ボタン (SW9) をアサートし、コンフィギュレーション イメージを使用して FPGA を再読み込みします。
e. (Xilinx Answer 34904) - 「ザイリンクス コンフィギュレーション センター」を参照します。コンフィギュレーション ソリューション センターには、コンフィギュレーションに関する質問を解決するのに役立つ情報が掲載されています。

    上記の手順に従っても BPI コンフィギュレーションでエラーが発生する場合はサポート ページでサポート オプションを確認してください。




7.   XADC

a.  XADC ジャンパー設定を確認します。詳細は、セクション 1 のスイッチ/ジャンパー設定 パート d を参照してください。
b.  ザイリンクス ツール (VC709 をサポートする最新版) が使用のコンピューターに正しくインストールされていることを確認します。
c. XADC 操作の詳細は UG480 および UG772 を参照してください。最新版の資料を参照してください。

上記の手順に従っても XADC の問題を解決できない場合は、サポート ウェブページでサポート オプションを確認してください。





8. PCIe

    VC709 は正しくコンフィギュレーションされても、PCIe インターフェイスが期待どおりに動作しない場合は、次の点を確認します。

a. VC709 ボードの J49 に PC ATX 供給 6 ピン コネクタが差し込まれていないことを確認します。ATX 6 ピン コネクタには J49 以外のピン配置があります。ATX 6 ピン コネクタを J49 に接続すると、KC705 ボードが破損し、ボードの保証対象外になります。
    ボードのセットアップおよび電源投入方法については、UG887 『VC707 評価ボードユーザー ガイド』の「付録 D - ボードのセットアップ」にある手順に従ってください。J49、レーン幅が正しく設定されていることを確認します。
b. J49、レーン幅が正しく設定されていることを確認します。
c.  使用しているソフトウェアのバージョンに応じて、Virtex-7 を含む PCI Express の既知の問題について説明している次のアンサーを参照してください。
     (Xilinx Answer 40469) - 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンのリリース ノートおよび既知の問題
     (Xilinx Answer 54643) - 7 Series Integrated Block for PCI Express - Vivado 2013.1 以降のリリース ノートおよび既知の問題 
d.  自分のシリコンおよびソフトウェア バージョンにどのバージョンが適しているかにかかわらず VC709 PCIe サンプル デザインをダウンロードして実行します。VC709 をサポートする最新版、およびそれに関連付けられているバージョンの VC709 PCIe サンプル デザインを常に使用することを推奨します。
     関連の PDF に従います。VC709 サンプル デザイン ページからすべて入手できます。
     VC709 PCIe デザイン ファイル : rdf0235.zip
     VC709 PCIe PDF : xtp237.pdf
     キットのシリコン バージョンを確認するには、(Xilinx Answer 37579) を参照してください。
e. VC709 PCIe のデザイン資料 (VC709 PCIe PDF: xtp237.pdf) (Vivado) を読み、そこに記述されている手順に従います。
f.  (Xilinx Answer 34536) - 「PCI Express のザイリンクス ソリューション センター」を参照してください。  ザイリンクス PCI Express ソリューション センターには、PCI Express に関するすべての質問が集められています。

    上記の手順に従っても PCIe の問題を解決できない場合は、サポート ウェブ ページにて、ご利用可能なサポート オプションを確認してください。




9. IBERT

注記 : IBERT を実行するには ChipScope が必要です。Virtex-7 FPGA VC709 コネクティビティ キットには、このソフトウェア用にデバイスロックされたライセンスが提供されています。
VC709 は正しくコンフィギュレーションされても、IBERT が予期どおりに動作しない場合は、次の点を確認します。

a. MGT ループバックを使用している場合は、SMA ケーブル、SMA クイック コネクト、コネクト オプティカル ループバック アダプターなど、正しい機材を使用していることを確認します。

   詳細は、VC709 サンプル デザイン ページを参照してください。
b. 使用しているシリコンおよびソフトウェア バージョンに該当するバージョンの VC709 GTH IBERT サンプル デザインをダウンロードして実行します。最新版、およびそれに関連付けられているバージョンの VC709 GTH IBERT サンプル デザインを常に使用することを推奨します。
     関連の PDF に従います。VC709 サンプル デザイン ページからすべて入手できます。
    VC709 GTH IBERT デザイン ファイル : rdf0232.zip
    VC709 GTH IBERT PDF : xtp234.pdf
    キットのシリコン バージョンを確認するには、(Xilinx Answer 37579) を参照してください
c. VC709 GTH IBERT サンプル デザインの資料 - VC709 GTH IBERT PDF: xtp234.pdf (Vivado) - を読み、その手順に従います。
d. IBERT デザイン アシスタント : (Xilinx Answer 45562) を参照してください。
e. (Xilinx Answer 45201) - 「ザイリンクス ChipScope ソリューション センター - IBERT デザイン アシスタント」を参照してください。ザイリンクス ChipScope ソリューション センターには、ChipScope ツールに関する質問を解決するのに役立つ情報が記載されています。

上記の手順に従っても IBERT 問題を解決できない場合は、ウェブケースを開いて、問題をさらにデバッグしてください。



10. DDR3

    J1 および J3 のメモリ モジュールは 4GB の DDR3 小型アウトライン デュアル インライン メモリ モジュール (SODIMM) です。 DDR3/MIG に問題があると思われる場合は、次の点を確認してください。

a. DDR3 SODIMM モジュールが正しく挿入されていることを確認します。
b. 使用しているシリコンおよびソフトウェア バージョンに該当するバージョンの VC709 MIG サンプル デザインをダウンロードして実行します。VC709 をサポートする最新版、およびそれに関連付けられているバージョンの VC709 MIG サンプル デザインを常に使用することを推奨します。
     関連の PDF に従います。VC709 サンプル デザイン ページからすべて入手できます。
    VC709 MIG デザイン ファイル : rdf0233.zip
    VC709 MIG PDF : xtp235.pdf
    キットのシリコン バージョンを確認するには、(Xilinx Answer 37579) を参照してください。
c. VC709 MIG サンプル デザインの資料、VC709 MIG PDF: xtp235.pdf をよく読みます。
d. (Xilinx Answer 34243) - 「ザイリンクス MIG ソリューション センター」を参照してください。MIG (Memory Interface Generator) ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。

上記の手順に従っても IBERT 問題を解決できない場合は、ウェブケースを開いて、問題をさらにデバッグしてください。




11. インターフェイス テスト

(Xilinx Answer 54568) VC709 のインターフェイスが正しく機能していることを確認するため、Virtex-7 FPGA VC709 コネクティビティ キットのインターフェイス テスト デザインを実行することができます。  このアンサーは (Xilinx Answer 43748) - 「ボードとキットのデバッグ アシスタント」の一部です。
     上記の手順に従っても問題を解決できない場合は、ウェブケースを開いて、問題をさらにデバッグしてください。
     ウェブケースを開く際には、これまでに実行したデバッグのステップをすべてメモ欄に含めてください。



12. VC709 の既知の問題
     Virtex-7 FPGA VC709 コネクティビティ キットの既知の問題はすべて (Xilinx Answer 51901) 「Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー」にリストされています。
問題がこのアンサーにリストされておらず、デバッグしてもその問題を解決できない場合は、サポート ウェブページでサポート オプションを確認してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43748 ザイリンクス ボードおよびキット - デバッグ アシスタント N/A N/A

サブアンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51901 Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 54355
作成日 02/20/2013
最終更新日 01/15/2016
ステータス アクティブ
タイプ 一般
Boards & Kits
  • Virtex-7 FPGA VC709 コネクティビティ キット