このアンサーは Aurora 8B10B コアのリリース ノートで、次の情報が記載されています。
このアンサーは、Vivado 2013.1 以降のツール バージョンで生成されたコアを対象としています。
以前のバージョンの既知の問題および ISE サポート情報は、『IP リリース ノート ガイド』 (XTP025) を参照してください。
Aurora 8B/10B LogiCORE IP ページ:
https://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/aurora8b10b.html
一般情報
サポートされるデバイスは、次の 3 つの場所から確認できます。
各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。
v11.1 (Rev5) での変更
v11.1 (Rev4) での変更
v11.1 (Rev2) での変更
v11.1 (Rev1) での変更
v11.1 での変更点:
v11.0 (Rev7) での変更点:
v11.0 (Rev6) での変更点:
v11.0 (Rev5) での変更点:
v11.0 (Rev4) での変更点:
v11.0 (Rev3) での変更点:
v11.0 (Rev2) での変更点:
v11.0 (Rev1) での変更点:
v11.0 での変更点:
v10.3 での変更点:
v10.2 での変更点:
v10.1 での変更点:
v10.0 での変更点:
バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。
コアのバージョン | Vivado のバージョン |
---|---|
v11.1Rev5 | 2018.2 |
v11.1Rev4 | 2018.1 |
v11.1 Rev3 | 2017.4 |
v11.1 Rev2 | 2017.3 |
v11.1 Rev1 | 2017.2 |
v11.1 | 2017.1 |
v11.0Rev7 | 2016.4 |
v11.0 Rev6 | 2016.3 |
v11.0 Rev5 | 2016.2 |
v11.0 Rev4 | 2016.1 |
v11.0 Rev3 | 2015.4.2 |
v11.0 Rev3 | 2015.4.1 |
v11.0 Rev3 | 2015.4 |
v11.0 Rev 2 | 2015.3 |
v11.0 Rev 1 | 2015.2.1 |
v11.0 Rev 1 | 2015.2 |
v11.0 | 2015.1 |
v10.3 Rev 2 | 2014.4.1 |
v10.3 Rev1 | 2014.4 |
v10.3 | 2014.3 |
v10.2 (Rev.1) | 2014.2 |
v10.2 | 2014.1 |
v10.1 | 2013.4 |
v10.0 | 2013.3 |
v9.1 | 2013.2 |
v9.0 | 2013.1 |
v8.3 Rev 1 | 2012.4 |
一般的なガイダンス
次の表に、LogiCORE IP Aurora 8B/10B コアを使用する際の一般的なガイダンスを含むアンサーを示します。
アンサー | タイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
(Xilinx Answer 65906) | Aurora 8B10B v11.0 - 4-バイト コアがエラボレーション段階のシミュレーションでエラーになる | v11.0 | v11.0 Rev3 |
(Xilinx Answer 64793) | Aurora 8B10B v11.0 またはそれ以前のデザイン アドバイザリ - Artix-7 GTP - Simplex RX コアが MMCM リセットをディアサートしないために、RXRESETDONE が High にならない | v11.0 | v11.0 Rev 1 |
(Xilinx Answer 66696) | Aurora 8B10B v11.0Rev2 以降のバージョン - UltraScale - LPM をイネーブルするように RXLPMEN 設定する必要がある | v11.0Rev2 以降 | v11.0 Rev4 |
Artix-7 GTP のチャネル ボンディング信号間のタイミングが満たされない | v9.0 | ||
(Xilinx Answer 64173) | Aurora 64B66B/Aurora 8B10B - 7 シリーズ GTH - Vivado 2013.4 から 2014.4.1 までのバージョンで、適応後に DFE が間違ってホールドに設定される | v10.1 | v11.0 |
(Xilinx Answer 58030) | LogiCORE IP Aurora 8B10B v9.0 またはそれ以前のバージョン - CLK_COR_MIN_LAT/CLK_COR_MAX_LAT 属性の値が間違っている | v9.0 以前 | v10.0 |
(Xilinx Answer 58464) | LogiCORE IP Aurora 8B10B v9.1 またはそれ以前のバージョン - 7 シリーズ GTX トランシーバー ポート RXDFEXYDEN のアップデート | v9.0 以前 | v9.1 |
(Xilinx Answer 58745) | Aurora 8B10B v10.1 コアのシンプレックス タイマー モードで CHANNEL_UP がアサートされない | v10.1 | v10.2 |
(Xilinx Answer 58079) | LogiCORE IP Aurora 8B10B v10.0 - Aurora 8B10B を Zynq 7015 デバイス用に生成するのに推奨される手順 | v10.0 | v10.2 |
(Xilinx Answer 58464) | LogiCORE IP Aurora 8B10B v9.1 またはそれ以前のバージョン - 7 シリーズ GTX トランシーバー ポート RXDFEXYDEN のアップデート | v9.1 以前 | v10.0 |
(Xilinx Answer 58746) | Aurora 8B10B v10.1 コアの二重コンフィギュレーションで、CHANNEL_UP がアサートされない | v10.1 以前 | v10.2 |
(Xilinx Answer 57061) | 2013.2 Vivado - Aurora 8B10B の OOC XDC は小文字を使用し、コアには大文字が存在するため DCP 使用時にクリティカル警告が表示される | v9.1 | v10.0 |
(Xilinx Answer 60737) | Aurora 8B10B v10.2 - レース数が 14 以上の 4 バイト Aurora 8B10B コアのチャネル アップおよびリンク アップ | v10.2 | v10.2 Rev 1 |
(Xilinx Answer 60743) | Aurora 8B10B v10.2 GUI - 2 番目のタブでパラメーター C_GT_CLOCK1 エラーが発生して検証できない | v10.2 | v10.2 Rev 1 |
(Xilinx Answer 60832) | Aurora 8B10B v10.2 - UltraScale - コア コンフィギュレーションの中にホールド違反のあるものがある | v10.2 | v10.2 Rev 1 |
(Xilinx Answer 61229) | Aurora 64B66B/Aurora 8B10B - UltraScale GTH - CPLL デュプレックス デザインで lane_up/channel_up がハードウェアでアサートされない | v9.2 以降 | v10.3 |
(Xilinx Answer 60836) | Aurora 8B10B - Vivado 2013.4 およびそれ以前 - GTP および GTH - プロダクション リセット DRP シーケンスが停止し、リコンフィギュレーションが必要になる | v10.0 以降 | v10.3 |
(Xilinx Answer 61230) | Aurora 8B10B v10.2/v10.2Rev1 - UltraScale GTH - 一部の Aurora 8B10B コア コンフィギュレーションでスラック タイミング違反が発生する | v10.2 | v10.3 |
(Xilinx Answer 61222) | UltraScale - Aurora 8B10B v10.2 Rev1 - Simplex デザインが IES シミュレータでエラーになる | v10.2 Rev 1 | v10.3 |
(Xilinx Answer 61224) | Aurora 8B10B v10.2 - CRC モジュールでラッチが推論される | v10.2 | v10.2 Rev 1 |
(Xilinx Answer 61302) | Aurora 8B10B v10.0 - 一部のコンフィギュレーションでチャネル アップがアサートされない | v10.0 | v10.2 |
(Xilinx Answer 60831) | Aurora 8B10B - Artix-7 GTP および Virtex-7 GTH をターゲットとした場合にシミュレーションが遅い | ||
(Xilinx Answer 61378) | Aurora 8B10B v10.1 以前 - 「WARNING: [Synth 8-327] inferring latch for variable 'storage_31_reg'」という警告メッセージが表示される | v10.1 以前 | v10.2 |
改訂履歴
06/25/2018 2018/04/04 | v11.1 Rev5 の詳細を追加 v11.1 Rev3 および v11.1 Rev4 に関する詳細をアップデート |
2017/09/27 | v11.1 Rev1 および v11.1 Rev2 に関する詳細をアップデート |
2017/03/17 | v11.1 の詳細を追加 |
2017/02/20 | v11.0 Rev7 の詳細を追加 |
2016/05/10 | v11.0 Rev6 の詳細を追加 |
2016/05/31 | v11.0 Rev5 の詳細を追加 |
2016/03/30 | v11.0 Rev4 の詳細を追加 |
2015/12/30 | v11.0 Rev3 の詳細を追加 |
2015/09/16 | v11.0 Rev2 の詳細を追加 |
2015/06/12 | v11.0 Rev1 の詳細を追加 |
2015/05/12 | 既知の問題および修正された問題の表をアップデート |
2015/03/10 | v10.3 Rev2 および v11.0 の詳細をアップデート |
2014/11/26 | v10.3 Rev1 の詳細、既知の問題および修正された問題をアップデート |
2014/09/30 | v10.3 の詳細、既知の問題および修正された問題をアップデート |
2014/06/23 | 既知の問題および修正された問題をアップデート |
2014/06/19 | v10.2 (Rev. 1) の詳細を追加 |
2014/01/20 | v10.2 の詳細を追加 |
2014/03/14 | 既知の問題に関するアンサーをアップデート |
2014/01/20 | v10.1 の詳細を追加 |
2013/10/23 | v10.0 の詳細を追加 |
2013/08/08 | v9.1 の詳細を追加 |
2013/03/27 | 初版 |