UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54368

LogiCORE IP Aurora 64B/66B - Vivado 2013.1 以降のツール バージョンのリリースノートおよび既知の問題

説明

このアンサーは Aurora 64B66B コアのリリース ノートで、既知の問題を含む次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 改訂履歴

このアンサーは、Vivado 2013.1 以降のツール バージョンで生成されたコアを対象としています。
以前のバージョンの既知の問題および ISE サポート情報は、『IP リリース ノート ガイド』 (XTP025) を参照してください。

LogiCORE Aurora 64B/66B コア IP ページ:

http://japan.xilinx.com/products/design_resources/conn_central/grouping/aurora.htm

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。

v11.1 (Rev2) での変更

  • 機能の向上: アドバンス RX GT オプションを UltraScale デバイス向けに追加
  • 機能の向上: GTYE4 でライン レートを 25.7813 Gbps までサポート
  • 機能の向上: GTYE3 でライン レートを 25.7813 Gbps Gbps までサポート
  • 1 つまたは複数のサブコアにおけるリビジョン変更

v11.1 (Rev1) での変更

  • COMMON_CFG[6] 属性の値を GTHE2 トランシーバー ベースのデバイスにある QPLL のコンフィギュレーションに対して更新
  • 1 つまたは複数のサブコアにおけるリビジョン変更

v11.1 での変更点:

  • Framing モードで GTY デザインのパフォーマンスおよび使用率を向上
  • [Include Shared Logic in Example Design] オプションがオンのときに共有ロジック ファイルをプレビューする機能を追加
  • GT チャネルの gtwiz_reset_rx_cdr_stable_out への依存を削除して、UltraScale デバイス向けにコアを再度初期化
  • [Additional transceiver control and status ports] オプションがオンのときに gt_rxusrclk_out optional ポートを追加
  • 1 つまたは複数のサブコアにおけるリビジョン変更

v11.0 (Rev1) での変更

  • XQ7K325T および XQ7K410T デバイスの新しいスピード グレードに対してサポートを追加
  • XQ7Z030、XQ7Z045、および XQ7Z100 デバイスの新しいスピード グレードに対してサポートを追加
  • 1 つまたは複数のサブコアにおけるリビジョン変更

v11.0 での変更点:

  • GTY トランシーバー用にコア サポートを追加
  • GTY のタイミングが最適化されるようにコアのアーキテクチャを変更
  • 最大 25G までのライン レートを追加
  • ライン レートが 16.375G を超える GTY 向けに GTREFCLK 入力のクロッキング アーキテクチャを変更
  • ラインレートが 16.375G を超える CRC のアーキテクチャを変更
  • 16.375G を超えるラインレートでは UFC および USERK インターフェイスがサポートされない
  • XC7Z030SBV485 および XC7Z030ISBV485 デバイスのサポートを追加
  • UltraScale GT Wizard および FIFO サブコア バージョンをアップデート
  • s_axi_user_k_tx_tready 出力を channel_up とゲート接続
  • UltraScale トランシーバー向けに TXMASTERCHANNEL および RXMASTERCHANNEL セレクションをアップデート
 

v10.0 (Rev1) の変更点:

XQ7Z045RFG676、XQ7Z100RF1156、XQ7VX690TRF1158 デバイスのサポートを追加

v10.0 での変更点:

  • FFV および FBV Pb-Free () パッケージを含む 7 シリーズ デバイスのサポートを追加
  • UltraScale GTH デバイスに追加された 16.375G の最大ライン レートのサポート
  • Simplex オート リカバリのサポートを追加
  • txinhibit および pcsrsvdin オプション トランシーバー制御およびステータス ポートを追加
  • pma_init と reset_pb ポートの両方をコアに対して非同期に (reset、tx_reset および rx_reset 入力ポートを削除)
  • 標準 CC モジュールが IP の一部を作成、do_cc ポートを削除
  • フロー制御 AXI ポートが AXI4 Stream インターフェイスにまとめられる
  • 制御ポートおよびステータス ポートが表示インターフェイスとしてまとめられる
  • INIT_CLK および GTREFCLK へのシングル エンド クロッキング オプションのサポートを追加
  • UltraScale デバイスの連続レーン選択のサポートを追加
  • CRC リソース使用量の最適化
  • GT 基準クロック、ユーザー クロック、同期クロックのポートを IP インテグレーターで予測される周波数の値でアップデート
  • UltraScale デバイスのライン レート値を 10 進 4 桁に制限
  • INIT クロック周波数値を 10 進 6 桁に制限

v9.3 (Rev2) での変更

  • UltraScale GT Wizard バージョンをアップデート

v9.3 (Rev1) での変更

  • XC7K160TI、XC7K325TI、XC7K355TI、XC7K410TI、XC7K420TI、XC7K480TI、XC7Z030I、XC7Z035、XC7Z035I、XC7Z045I、XC7Z100I デバイスのサポートを追加
  • ボード サポートのため XDC をマイナー アップデート

v9.3 での変更点:

  • XA7Z030 デバイスのサポートを追加
  • UltraScale GT Wizard バージョンをアップデート
  • TX/RX_Simplex データフロー コンフィギュレーション用に分けられたコア リセット
  • AXI4-LITE プロトコル準拠の GT DRP インターフェイスにオプションのポートを追加
  • レーンごとの AXI4-LITE GT DRP インターフェイスを 7 シリーズ コアでサポート
  • IP GUI を介したユーザー コンフィギャラブル DRP クロックと INIT クロックのサポートを追加
  • IP インテグレーターの GT DRP インターフェイス用にユーザーがオプションを選択可能
  • IP インテグレーターシステムで INIT および DRP クロックへの自動伝搬のサポートを追加
  • 7 シリーズ トランシーバーの CPLL パワーダウン回路要件に対応 - アンサー参照.
  • ザイリンクス評価プラットフォーム ボードのサポートを追加
  • アップデートされたタイミング制約ガイドラインに準拠する XDC
  • UltraScale サンプル デザインに差動 INIT クロック入力を追加
  • ラボ ツール オプションが GUI でオフになっている場合に、サンプル デザインに GT リセット ステージを含有
  • UltraScale の mmcm_not_locked_out 極性をアクティブ High に変更
  • 7 シリーズ GTH デザインで PMA_RSV 属性設定のアップデート

v9.2 (Rev1) での変更

  • UltraScale GT Wizard バージョン アップグレード
  • エラーになるシンプレックス デザインで、読み出しモードで xil_defaultlib/_info ファイルを開くときのエラーを修正
  • 7 シリーズ GTH デザインで PMA_RSV 属性設定のアップデート
  • UltraScale デバイス ベースのデザインでのホールド タイミング違反を修正
  • UltraScale デザインのクロッキング コアに存在しなかったシンクロナイザーを追加
  • UltraScale デザインで、GT_DIRECTION を BOTH、TX_ENABLE & RX_ENABLE を TRUE に設定
v9.2 での変更点:

 

  • 合成/インプリメンテーション後のシミュレーションの speedup に C_EXAMPLE_SIMULATION パラメーターを追加
  • UltraScale デバイスのサポートを追加
  • IP インテグレーターのサポートを拡張
  • デフォルト以外の GUI の選択可能なオプションに PDU、UFC、NFC インターフェイスのリトル エンディアン サポートを追加
  • 製品ガイドで説明される相互運用ガイダンス
  •  一部の特定のフレーム長が原因の機能的な問題を解決

v9.1 での変更点:

  • オプションのトランシーバー制御およびステータスのポートの数を増加

v9.0 での変更点:

  • Verilog ソースおよび VHDL ネットリストの提供
  • 安定したクロックを使用し MMCM ロック同期の TX スタートアップ ステート マシンのアップデート
  • 有効データ受信後に RxReset を処理するため RX スタートアップ ステート マシンのアップデート
  • GT RX からのリニア 32 ビット データパス インターフェイス
  • レーン間のスキューの耐性を高めるよう改善
  • 極性反転ロジックを有効
  • レーンすべてに共通のリセットおよび制御
  • GT ユーザー ガイドにあるように Rx CDR ロック時間 50KUI から 37MUI に変更
  • リンクを強力にするためブロック同期ヘッダー最大カウントを 64 から 60K に変更
  • リンクを強力にするためさらに多くのアイドル文字を送信
  • ホット プラグ シーケンス用に Channel_INIT ステート マシンおよび TX スタートアップ ステート マシンをアップデート
  • より速く CDR ロックを得るためスクランブラーへのリセットを削除しフリーランニングに変更
  • CC (クロック コレクション) 挿入中にパケットが破棄される問題を修正
  • GTH QPLL 属性のアップデート - (Xilinx Answer 56332) を参照
  • 使いやすさを求めたアップデート。詳細については製品ガイドの移行およびアップグレードに関するセクションを参照してください。
  • コアで共有可能なロジック リソースを含めたり除外したりする GUI オプションを追加
  • オプションのトランシーバー制御およびステータス ポートを追加
  • メタスタビリティから MTBF (Mean Time Between Failures) を低減するため、クロック乗せ換えのシンクロナイザーをアップデート
  • 合成およびシミュレーションの警告メッセージを低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • IP インテグレーターの基本サポート
  • シンクロナイザーフロップの第 1 ステージに制約をつけるため XDC 制約をアップデート
  • デバッグ用に Vivado ラボ ツール サポートを含めたり除外したりするための GUI オプションを追加
  • テスト クオリティを高めるためサンプル デザインにクオリティ カウンターを追加
  • 繰り返しリセット テストを実行するためサンプル デザインにハードウェア リセット ステート マシンを追加

バージョン対照表

次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。

コアのバージョンVivado のバージョン
v11.1 Rev22016.3
v11.1 Rev12016.2
v11.12016.1
v11.0 Rev 12015.4.2
v11.0 Rev 12015.4.1
v11.0 Rev 1
2015.4
v11.02015.3
v10.0 Rev 12015.2.1
v10.0 Rev 12015.2
v10.02015.1
v9.3Rev22014.4.1
v9.3 Rev12014.4
v9.32014.3
v9.2 Rev 12014.2
v9.22014.1
v9.12013.4
v9.02013.3
v8.12013.2
v8.02013.1
v7.3 Rev12012.4


一般的なガイダンス

次の表に、LogiCORE Aurora 64B/66B コアを使用する際の一般的なガイダンスを含むアンサーを示します。

アンサータイトル
(Xilinx Answer 21263)LogiCORE Aurora コアのソリューション センター
(Xilinx Answer 42552)Aurora 64b/66b - 既知の問題およびアンサーのリスト


既知の問題および修正された問題

Vivado 2013.1 で初期リリースされた v8.0 以降の Aurora 64B66B コアの既知の問題を次の表にまとめています。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサータイトル問題の発生したバージョン修正バージョン
(Xilinx Answer 66852)Vivado 2015.4 およびそれ以前のバージョン - Aurora 64B66B - RXCDRLOCK のディアサートが原因でチャネル アップ エラーが発生する v11.0 Rev 1v11.1
(Xilinx Answer 64173)Aurora 64B66B/Aurora 8B10B - 7 シリーズ GTH - Vivado 2013.4 から 2014.4.1 にアップグレードした後 DFE が間違って HOLD に設定されてしまう v9.1v10.0
(Xilinx Answer 55252)LogiCORE IP Aurora 64B66B v8.0、Immediate NFC - クロック コレクションによって NFC 転送が削除されるv8.0v8.1
(Xilinx Answer 55467)LogiCORE IP Aurora 64B66B v8.0 - GTX の RX 遅延属性が間違っている v8.0v8.1
(Xilinx Answer 56097)LogiCORE IO Aurora 64B66B - Virtex-6 GTH と 7 シリーズ GTX との間の相互運用性
(Xilinx Answer 56332)Virtex-7 GTH のデザイン アドバイザリ - プロダクション シリコンの QPLL 属性のアップデート v8.1v9.0
(Xilinx Answer 55849)LogiCORE IP Aurora 64B66B v8.0 以前 - 7 シリーズ GTH の RX 終端のアップデートv8.0 以前v8.1
(Xilinx Answer 51554)Aurora 64B66B v8.1 およびそれ以前のデザイン アドバイザリ - RESET および PMA_INIT 入力が連続するとコアの初期化の一貫性がなくなる v7.3 以降v9.0
(Xilinx Answer 58463)LogiCORE IP Aurora 64B66B v8.1 またはそれ以前のバージョン - 7 シリーズ GTX トランシーバー ポート RXDFEXYDEN のアップデートv8.1 以前v9.0
(Xilinx Answer 60307)Aurora 64B66B v9.2 - シンプレックス コアを選択して合成後/インプリメンテーション後の論理シミュレーションを起動するとエラーが発生する v9.2v9.2 Rev 1
(Xilinx Answer 60747)Aurora 64B66B v9.0 - tx_startup_fsm の gt_to_common_qpllreset_out ポートの方向が不正 v9.0v9.1
(Xilinx Answer 61231)Aurora 64B66B v9.2Rev1 - PMA_RSV 属性に不正な値が設定されているv9.2 Rev 1v9.3
(Xilinx Answer 60833)Aurora 64B66B v9.2 - UltraScale - 一部のコア コンフィギュレーションでのホールド違反v9.2v9.2 Rev 1
(Xilinx Answer 61229)Aurora 64B66B/Aurora 8B10B - UltraScale GTH - CPLL デュプレックス デザインで lane_up/channel_up がハードウェアでアサートされないv9.2 以降v9.3
(Xilinx Answer 62693)Aurora 64B66B v9.2 Rev1 またはそれ以前のバージョン - ラボ ツールが選択されていない場合、サンプル デザインで reset_i が gt_reset_i_tmp に戻されない v9.2 Rev1 およびそれ以前v9.3
(Xilinx Answer 62696)Aurora 64b66b v9.2Rev1 またはそれ以前のバージョン - シンプレックス コアでのホット プラグ カウンターのリセット コンディション v9.0v9.3


注記:

  1. AXI4_LITE ベースの DRP インターフェイスが AXI4_LITE に完全準拠していない.この問題は、v9.3 リリースで修正されています。
  2. Vivado および CORE Generator の XDC ファイルは 14.4/2012.4 で異なります。これは v8.0 で修正されています。


改訂履歴


2016/10/05v11.1 Rev2 の情報をアップデート
2016/05/31v11.1 Rev1 の情報をアップデート
20160/3/30v11.1 の情報をアップデート
2015/12/30v11.0 Rev1 の情報をアップデート
2015/09/16v11.0 の情報をアップデート
2015/06/12v10.0 Rev1 の情報をアップデート
2015/05/12既知の問題および修正された問題の表をアップデート
2015/04/08v9.3 Rev2 および v10.0 のリリース ノートをアップデート
2014/11/26v9.3 Rev1 のリリース ノートおよび既知の問題の表をアップデート
2014/09/30既知の問題の表とリリース ノート情報を v9.3 用にアップデート
2014/06/23既知の問題および修正された問題の表をアップデート 
2014/06/19v9.2 Rev1 の情報をアップデート
2014/04/04v9.2 の情報をアップデート
2014/03/14既知の問題および修正された問題の表をアップデート
2014/01/20v9.1 の情報をアップデート
2013/10/23v9.0 の情報をアップデート
2013/08/06既知の問題および修正された問題の表およびバージョン対照表をアップデート
2013/05/31既知の問題アンサーに 55849 および 55467 を追加
2013/03/27初版
AR# 54368
作成日 02/20/2013
最終更新日 10/13/2016
ステータス アクティブ
タイプ リリース ノート
ツール
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2013.2
  • Vivado Design Suite - 2013.3
  • More
  • Vivado Design Suite - 2013.4
  • Vivado Design Suite - 2014.1
  • Vivado Design Suite - 2014.2
  • Vivado Design Suite - 2014.3
  • Vivado Design Suite - 2014.4
  • Vivado Design Suite - 2014.4.1
  • Vivado Design Suite - 2015.1
  • Vivado Design Suite - 2015.2
  • Vivado Design Suite - 2015.3
  • Vivado Design Suite - 2015.4
  • Vivado Design Suite - 2015.4.1
  • Vivado Design Suite - 2015.4.2
  • Vivado Design Suite - 2016.1
  • Vivado Design Suite - 2016.2
  • Vivado Design Suite - 2016.3
  • Less
IP
  • Aurora 64B/66B