UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5441

LogiCORE PCI - メモリのバースト処理中にサポートされるアドレス モードについて

説明

キーワード : memory burst transactions, PCI, linear, sequential, cacheline, wrap, メモリ バースト処理, リニア, シーケンシャル, キャッシュライン, ラップ

重要度 : 標準

概要 :
ザイリンクスでは、メモリのバースト処理中にキャッシュライン ラップまたはリニア インクリメントのどちらのアドレス モードをサポートしていますか。 また、無効なモードを使用した場合は、どうなりますか。

ソリューション

ザイリンクスでは、リニア インクリメント モードのみサポートします。たとえば、LSB の下位 2 つ (AD[1:0]) は、メモリ コマンド中は 00 になります。 リニア インクリメント モードの場合アドレスは、32 ビット転送では DWORD (4 バイト) ずつにインクリメントし、64 ビット転送では DWORD 2 つ (8 バイト) ずつにインクリメントします。

PCI インターフェイスは、リニア インクリメント モード以外のモードを使用した場合、最初のデータ フェーズ後にデータと切断します。
AR# 5441
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般