| コアのバージョン | Vivado のバージョン |
|---|---|
| v2.0(Rev. 4) | 2014.1 |
| v2.0 (Rev. 3) | 2013.4 |
| v2.0 (Rev. 2) | 2013.3 |
| v2.0 (Rev. 1) | 2013.2 |
| v2.0 | 2013.1 |
| アンサー番号 | タイトル |
|---|---|
| なし | なし |
| アンサー番号 | タイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| (ザイリンクス アンサー 59797) | Synopsys の VCS シミュレータを使用したビヘイビアー シミュレーションで出力が間違っている | v2.0 (Rev. 4) | なし |
| (ザイリンクス アンサー 56292) | 出力の最下位ビットで C モデルがコアと異なる | v2.0 | なし |
| (ザイリンクス アンサー 56245) | Vivado (2013.1) の合成後 Verilog モデルでシミュレーション エラーが発生する | v2.0 | なし |
| (ザイリンクス アンサー 53465) | DSP デジタル通信コアをシミュレーションすると「Error: Failed to find design work <Core name>」というエラー メッセージが表示される | v1.0 | v2.0 |
| (ザイリンクス アンサー 45669) | キャリア周波数 FC のデータ幅 | v1.0 | なし |
| (ザイリンクス アンサー 45663) | 物理ルート シーケンスの範囲 | v1.0 | なし |
| (ザイリンクス アンサー 45662) | データシートに記載されているルート シーケンスは物理ルート シーケンスのインデックスか、それとも論理ルート シーケンスのインデックスか | v1.0 | なし |
| (ザイリンクス アンサー 38686) | データシートに Fc オフセット デモジュレーション値について間違った記述がある | v1.0 | なし |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 45662 | LogiCORE LTE RACH Detector v1.0 - データシートに記載されているルート シーケンスは物理ルート シーケンスのインデックスか、それとも論理ルート シーケンスのインデックスか | N/A | N/A |
| 38686 | LogiCORE LTE RACH Detector v1.0 - データシートに Fc オフセット デモジュレーション値について間違った記述がある | N/A | N/A |
| 45663 | LogiCORE LTE RACH Detector v1.0 - 物理ルート シーケンスの範囲 | N/A | N/A |
| 45669 | LogijCORE LTE RACH Detector v1.0 - キャリア周波数 FC のデータ幅 | N/A | N/A |
| 56245 | LogiCORE IP LTE RACH Detector v2.0 - Vivado 2013.1 の合成後 Verilog モデルでシミュレーション エラーが発生する | N/A | N/A |
| 59797 | LogiCORE IP LTE Rach Detector v2.0 (Rev. 4) - Synopsys VCS シミュレータを使用したビヘイビアー シミュレーションの結果が不正になる | N/A | N/A |
| AR# 54487 | |
|---|---|
| 日付 | 11/10/2014 |
| ステータス | アクティブ |
| 種類 | リリース ノート |
| IP |
|