AR# 54490

Zynq UltraScale+ VCU DDR Controller - Vivado 2018.1 以降のバージョンのリリース ノートおよび既知の問題

説明

このアンサーでは、Zynq UltraScale+ VCU DDR Controller のリリース ノートおよび既知の問題を示します。次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 改訂履歴

Zynq UltraScale+ VCU DDR Controller ページ:

https://japan.xilinx.com/products/intellectual-property/v-vcu.html


ザイリンクス フォーラム:

テクニカル サポートは、ビデオ ボードをご活用ください。ザイリンクス フォーラムを利用すると、問題解決に役立ちます。

ザイリンクス コミュニティに質問したり、ザイリンクス エキスパートと協力したりして、ソリューションを見つけ出すことができます。

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

注記: Zynq UltraScale+ VCU DDR Controller は、Zynq UltraScale+ EV デバイスの Zynq UltraScale+ VCU アプリケーション (H.264/H.265 Video Codec Unit) でのみサポートされています。


各バージョンにおける新機能と追加されたデバイス サポートのリスト:

  • Subsystem または IP - Vivado に含まれるコアの変更ログ ファイルを参照。
  • Subsystem または IP - 下の変更ログのリンクをクリック。
  • Linux - ザイリンクス Wiki

表 1: バージョン対照表

次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。

コアのバージョンVivado のバージョンIP 変更ログIP パッチ
v1.12019.2(Xilinx Answer 72923)
v1.0 (Rev. 1)2019.1(Xilinx Answer 72242)
v1.02018.3(Xilinx Answer 71806)

表 2: 一般的なガイダンス

次の表に、Zynq UltraScale+ VCU DDR Controller を使用する際の一般的なガイダンスを含むアンサーを示します。

アンサー番号タイトル
(Xilinx Answer 69403)サンプル デザインなしで Zynq UltraScale+ VCU DDR Controller をデバッグする方法


既知の問題および修正された問題

次の表に、Vivado 2018.3 でリリースされた Zynq UltraScale+ VCU DDR Controller v1.0 以降の既知の問題を示します。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

表 3: IP

アンサー番号タイトル問題の発生したバージョン修正バージョン
(Xilinx Answer 72987)ZYNQ UltraScale+ VCU DDR4 Controller v1.0 - Vivado 2019.1 で出力ファイルを生成しようとすると、VCU DDR4 Controller IP で合成エラーが発生するv1.0 (Rev. 1)v1.1


表 4: ソフトウェア

アンサー番号タイトル問題の発生したバージョン
(Xilinx Answer 71653)PetaLinux 2018.3 - 製品アップデートのリリース ノートおよび既知の問題2018.3

改訂履歴

2019/11/19バージョン対照表に v1.1 および (Xilinx Answer 72987) を追加
2019/05/15バージョン対照表に v1.0 (Rev. 1) および (Xilinx Answer 69403) を追加
2018/12/05初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
56852 ザイリンクス マルチメディア、ビデオ、および画像ソリューション センター - 主な問題 N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69403 Zynq UltraScale+ MPSoC VCU DDR Controller - サンプル デザインなしで Zynq UltraScale+ MPSoC VCU DDR Controller をデバッグする方法 N/A N/A

関連アンサー レコード

AR# 54490
日付 01/26/2020
ステータス アクティブ
種類 リリース ノート
デバイス
IP