UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5451

CPLD - CPLD をデカップリングするためのキャパシタを使用すればよいですか。

説明

キーワード : 9500, XC9500XL, XPLA3, CoolRunner-II capactitors, decouple, キャパシタ, デカップリング

CPLD をデカップリングするには、どのタイプのキャパシタを使用すればよいですか。

ソリューション

0.1 と 0.01 uF の両方のキャパシタをチップの各 VCC ポイントに提供し、一番近いグランドに直接接続します。

ほかのボード レベルで推奨されている方法については、次のアプリケーション ノートを参照してください。

『Planning for High Speed XC9500XL Designs』 - (Xilinx XAPP115)
AR# 5451
作成日 08/21/2007
最終更新日 02/26/2013
ステータス アクティブ
タイプ 一般