AR# 54547

LogiCORE IP SMPTE UHD-SDI - Release Notes and Known Issues for the Vivado 2015.1 tool and later versions

説明

This answer record contains the Release Notes and Known Issues for the SMPTE UHD-SDI Core and includes the following:

  • General Information
  • Known and Resolved Issues
  • Revision History

Note: This is not the UHD-SDI RX/TX Subsystem Release Notes and Known Issues Article.

This Release Notes and Known Issues Answer Record is for the core generated in Vivado 2015.1 and later versions.

SMPTE UHD-SDI LogiCORE IP Page:

https://www.xilinx.com/products/intellectual-property/uhd-serial-digital-interface.html

ソリューション

General Information

Supported Devices can be found in the following three locations:

For a list of new features and added device support for all versions, see the Change Log file available with the core in Vivado.

Version Table

This table correlates the core version to the first Vivado design tools release version in which it was included.


Core VersionVivado Tools VersionIP Change logIP Patches
v1.0 (Rev. 7)2020.1(Xilinx Answer 73626) 
v1.0 (Rev. 7)2019.2(Xilinx Answer 72923) 
v1.0 (Rev. 7)2019.1(Xilinx Answer 72242) 
v1.0 (Rev. 6)2018.3(Xilinx Answer 71806) 
v1.0 (Rev . 5)2018.2No Change(Xilinx Answer 71286)
v1.0 (Rev . 5)2018.1No Change 
v1.0 (Rev. 5)2017.3(Xilinx Answer 69903) 
v1.0 (Rev. 4)2017.1(Xilinx Answer 69055) 
v1.0 (Rev. 3)2016.3(Xilinx Answer 68021)(Xilinx Answer 68741)
v1.0 (Rev. 2)2016.1(Xilinx Answer 66930) 
v1.0 (Rev. 1)2015.3(Xilinx Answer 65570) 
v1.02015.1  

 

General Guidance

The table below provides Answer Records for general guidance when using the SMPTE UHD-SDI core.


Article NumberArticle Title
(Xilinx Answer 72449)UltraScale+ GTH/GTY - Why do I see link errors on the TX when using QPLL0 and QPLL1 to switch line rates on the RX between 11.88 Gbps and 11.88/1.001 Gbps?
(Xilinx Answer 62645)Can non-standard resolutions be supported?
(Xilinx Answer 65953)How do I map RGB data to the SMPTE SD/HD/3G-SDI Core?

 

Known and Resolved Issues

The following table provides known issues for the SMPTE UHD-SDI core, starting with v1.0, initially released in Vivado 2015.1.

Note: The "Version Found" column lists the version where the problem was first discovered.

The problem might also exist in earlier versions, but no specific testing has been performed to verify earlier versions.


Article NumberArticle TitleVersion FoundVersion Resolved
(Xilinx Answer 73470)An erroneous TRS pattern is generated when 128 channel audio is enabled.v1.0 (Rev 5)N/A
(Xilinx Answer 71351)ST352 payload ID packets are only inserted on odd data streams (Y Channel) for 12-SDI modev1.0 (Rev 5)v1.0 (Rev 6)
(Xilinx Answer 67862)Why am I not able to properly detect 1920x1080 at 40/48fps (either 3G or 6G) or 3840x2160 at 48fps (12G) inputs?v1.0 (Rev. 2)v1.0 (Rev. 3)
(Xilinx Answer 68754)Why do rx_mode_locked and rx_t_locked keep toggling when an SDI cable is not connectedv1.0 (Rev. 3)v1.0 (Rev. 4)
(Xilinx Answer 68794)UHD-SDI core shows Timing Errors on EDH TX pathsv1.0 (Rev. 3)v1.0 (Rev. 4)
(Xilinx Answer 67742)XAPP1248 - Synthesis of the UHD-SDI core in 2016.2 is preventing the receiver from locking to the incoming videoN/AN/A
(Xilinx Answer 66734)Why can I not target a Virtex UltraScale part with GTHs?v1.0v1.0 (Rev. 2)
(Xilinx Answer 56449)rx_locked occasionally asserting when no SDI cable is connectedv1.0 

Revision History:

04/21/2020Added (Xilinx Answer 73470)
06/25/2019Added (Xilinx Answer 72449)
05/15/2019Added v.1.0 (Rev. 6) and v1.0 (Rev. 7) to Version Table
07/20/2018Added (Xilinx Answer 71351)
05/01/2018Added (Xilinx Answer 62645)
04/04/2018Added v1.0 (Rev. 3), v1.0 (Rev. 4) and v1.0 (Rev. 5) to Version Table and (Xilinx Answer 67862)
08/24/2016Added (Xilinx Answer 67742)
06/22/2016Added (Xilinx Answer 56449) and (Xilinx Answer 65953)
04/06/2016Added (Xilinx Answer 66734) and added v1.0 (Rev. 1) and v1.0 (Rev. 2) to Version Table

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
64007 LogiCORE IP SMPTE UHD-SDI - 12G-SDI に対応するように 3 シリコンの KC705 で MGTAVCC を 1.05V に調整する方法 N/A N/A
64273 LogiCORE IP SMPTE UHD-SDI - SMPTE-SDI 規格で同期スイッチは IP でサポートされているか N/A N/A
65450 LogiCORE UHD-SDI - XAPP1249 v1.1 の x7gtx_uhdsid_control.v ファイルに、TX のみのソリューションでは DRP を接続する必要がないとコメントされている N/A N/A
66734 LogiCORE IP SMPTE UHD-SDI - GTH を含む Virtex UltraScale デバイスをターゲットにできない N/A N/A
65953 LogiCORE IP SMPTE SD/HD/3G-SDI (SMPTE SDI) - SMPTE SD/HD/3G-SDI コアに RGB データをマップする方法 N/A N/A
67742 LogiCORE IP SMPTE UHD-SDI v1.0 - Vivado 2016.2 で UHD-SDI コアを合成するとレシーバーが受信ビデオにロックされない N/A N/A
68741 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev. 3) 2016.4 - Vivado 2016.4 での UHD-SDI IP のパッチ アップデート N/A N/A
68754 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev. 3) 2016.4 - SDI ケーブルが接続されていない場合に rx_mode_locked および rx_t_locked がトグルし続ける理由 N/A N/A
68794 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev. 3) 2016.4 - UHD-SDI コアの EDH TX パスでタイミング エラーが発生する N/A N/A
67862 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev. 3) - 1920x1080 @ 40/48fps (3G または 6G) あるいは 3840x2160 @ 48fps (12G) 入力を正しく検出できない N/A N/A
62645 LogiCORE IP SMPTE SD/HD/3G-SDI (SMPTE SDI)、SMPTE UHD-SDI IP、SMPTE UHD-SDI RX/TX Subsystem - 規格外の解像度はサポートされるか N/A N/A
71286 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev 5) - Vivado 2018.2 での SMPTE UHD-SDI のパッチ アップデート N/A N/A
71351 LogiCORE IP SMPTE UHD-SDI v1.0 (Rev 5) - 12-SDI モードで ST352 ペイロード ID パケットが奇数データ ストリーム (Y チャネル) のみに挿入される N/A N/A
71867 LogiCORE SMPTE UHD-SDI - XAPP1248 v1.4 - Vivado 2018.3 を使用して XAPP1248 をコンパイルするとエラーが発生する N/A N/A
72449 SMPTE UHD-SDI RX/TX Subsystem - UltraScale+ GTH/GTY - RX 側のライン レートを 11.88 Gbps と 11.88/1.001 Gbps との間で切り替えるために QPLL0 および QPLL1 を使用すると、TX 側でリンク エラーが発生するのはなぜか N/A N/A
AR# 54547
日付 08/01/2020
ステータス アクティブ
種類 リリース ノート
IP