このアンサーでは、SMPTE UHD-SDI コアのリリース ノートおよび既知の問題を示します。次の情報が含まれています。
このアンサーは、Vivado 2015.1 およびそれ以降のツール バージョンで生成されたコアを対象としています。
SMPTE UHD-SDI LogiCORE IP ページ:
https://japan.xilinx.com/products/intellectual-property/uhd-serial-digital-interface.html
一般情報
サポートされるデバイスは、次の 3 つの場所から確認できます。
各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。
バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。
| コアのバージョン | Vivado のバージョン | IP 変更ログ | IP パッチ |
|---|---|---|---|
| v1.0 (Rev. 7) | 2020.1 | (Xilinx Answer 73626) | |
| v1.0 (Rev. 7) | 2019.2 | (Xilinx Answer 72923) | |
| v1.0 (Rev. 7) | 2019.1 | (Xilinx Answer 72242) | |
| v1.0 (Rev. 6) | 2018.3 | (Xilinx Answer 71806) | |
| v1.0 (Rev .5) | 2018.2 | 変更なし | (Xilinx Answer 71286) |
| v1.0 (Rev .5) | 2018.1 | 変更なし | |
| v1.0 (Rev. 5) | 2017.3 | (Xilinx Answer 69903) | |
| v1.0 (Rev. 4) | 2017.1 | (Xilinx Answer 69055) | |
| v1.0 (Rev. 3) | 2016.3 | (Xilinx Answer 68021) | (Xilinx Answer 68741) |
| v1.0 (Rev. 2) | 2016.1 | (Xilinx Answer 66930) | |
| v1.0 (Rev. 1) | 2015.3 | (Xilinx Answer 65570) | |
| v1.0 | 2015.1 |
一般的なガイダンス
次の表に、 SMPTE UHD-SDI コアを使用する際の一般的なガイダンスを含むアンサーを示します。
| アンサー番号 | タイトル |
|---|---|
| (Xilinx Answer 72449) | UltraScale+ GTH/GTY - RX 側のライン レートを 11.88 Gbps と 11.88/1.001 Gbps との間で切り替えるために QPLL0 および QPLL1 を使用すると、リンク エラーが発生するのはなぜか |
| (Xilinx Answer 62645) | 規格外の解像度はサポートされるか |
| (Xilinx Answer 65953) | SMPTE SD/HD/3G-SDI コアに RGB データをマップする方法 |
既知の問題および修正された問題
次の表に、Vivado 2015.1 でリリースされた SMPTE UHD-SDI コア v1.0 以降の既知の問題を示します。
注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示します。
問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
| アンサー番号 | タイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| (Xilinx Answer 73470) | 128 の音声チャネルがイネーブルの場合、問題となる TRS パターンが生成される | v1.0 (Rev 5) | N/A |
| (Xilinx Answer 71351) | 12-SDI モードで ST352 ペイロード ID パケットが奇数データ ストリーム (Y チャネル) のみに挿入される | v1.0 (Rev 5) | v1.0 (Rev 6) |
| (Xilinx Answer 67862) | 40/48fps (3G または 6G) 入力で 1920x1080、48fps (12G) 入力で 3840x2160 が正しく検出できない理由 | v1.0 (Rev. 2) | v1.0 (Rev. 3) |
| (Xilinx Answer 68754) | Why do rx_mode_locked and rx_t_locked keep toggling when an SDI cable is not connected | v1.0 (Rev. 3) | v1.0 (Rev. 4) |
| (Xilinx Answer 68794) | UHD-SDI コアで EDH TX パスのタイミング エラーが発生する | v1.0 (Rev. 3) | v1.0 (Rev. 4) |
| (Xilinx Answer 67742) | Vivado 2016.2 で UHD-SDI コアを合成するとレシーバーが受信ビデオにロックされなくなる | N/A | なし |
| (Xilinx Answer 66734) | GTH を含む Virtex UltraScale デバイスをターゲットにできない | v1.0 | v1.0 (Rev. 2) |
| (Xilinx Answer 56449) | SDI ケーブルが接続されていないときに rx_locked がときどきアサートされる | v1.0 |
改訂履歴
| 2020/04/21 | (Xilinx Answer 73470) を追加 |
| 2019/06/25 | (Xilinx Answer 72449) を追加 |
| 2019/05/15 | バージョン対照表に v1.0 (Rev. 6) および v1.0 (Rev. 7) を追加。 |
| 2018/07/20 | (Xilinx Answer 71351) を追加 |
| 2018/05/01 | (Xilinx Answer 62645) を追加 |
| 2018/04/04 | バージョン対照表に v1.0 (Rev. 3)、v1.0 (Rev. 4)、および v1.0 (Rev. 5) を追加し、(Xilinx Answer 67862) を追加 |
| 2016/08/24 | (Xilinx Answer 67742) を追加 |
| 2016/06/22 | (Xilinx Answer 56449) および (Xilinx Answer 65953) を追加 |
| 2016/04/06 | (Xilinx Answer 66734) を追加し、バージョン対照表に v1.0 (Rev. 1) および v1.0 (Rev. 2) を追加 |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 56852 | ザイリンクス マルチメディア、ビデオ、および画像ソリューション センター - 主な問題 | N/A | N/A |
| 68794 | LogiCORE IP SMPTE UHD-SDI v1.0 (Rev. 3) 2016.4 - UHD-SDI コアの EDH TX パスでタイミング エラーが発生する | N/A | N/A |
| AR# 54547 | |
|---|---|
| 日付 | 08/01/2020 |
| ステータス | アクティブ |
| 種類 | リリース ノート |
| IP | |