UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54627

2013.x Vivado - タイミング : report_clocks が要因でクロックが重複してレポートされる

説明

Tcl コマンド report_clocks を実行すると、ツールがクロックを重複してレポートします。

たとえば、pll 出力 (pll0) に関連して派生した制約が次のように 2 回レポートされます。


  1. CLK_OUT1_my_pll0
  2. CLK_OUT1_my_pll0_1
     



実際は、CLK_OUT1_my_pll0_1 信号は存在しません。

また、タイミング解析にこの制約は見当たりません。

これはなぜですか。

ソリューション

これはレポート エラーで、次のメジャー リリースで修正される予定です。

このエラーは無視しても問題はありません。
AR# 54627
作成日 02/28/2013
最終更新日 08/26/2014
ステータス アクティブ
タイプ 一般
ツール
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2013.2