UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54661

Vivado 2013.1 およびそれ以降のツール バージョン - Distributed Memory Generator に関する IP リリース ノートおよび既知の問題

説明

このアンサーでは、Distributed Memory Generator コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 変更ログ履歴
  • 改訂履歴

このアンサーは、Vivado 2013.1 以降のツール バージョンで生成されたコアを対象としています。
以前のバージョンの既知の問題および ISE サポート情報は、『IP リリース ノート ガイド』 (XTP025) を参照してください。

最新のコア アップデートについては、次の製品ページを参照してください。
http://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/dist_mem_gen.html

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。

バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。

コアのバージョンVivado のバージョン
v8.0 (Rev. 11)2016.3
v8.0 (Rev. 10)2016.2
v8.0 (Rev. 10)2016.1
v8.0 (Rev. 9)2015.4.2
v8.0 (Rev. 9)2015.4.1
v8.0 (Rev. 9)2015.4
v8.0 (Rev. 9)2015.3
v8.0 (Rev. 8)2015.2.1
v8.0 (Rev. 8)2015.2
v8.0 (Rev. 8)2015.1
v8.0 (Rev. 7)2014.4.1
v8.0 (Rev. 7)2014.4
v8.0 (Rev. 6)2014.3
v8.0 (Rev. 5)2014.2
v8.0 (Rev. 4)2014.1
v8.0 (Rev. 3)
2013.4
v8.0 (Rev. 2)
2013.3
v8.0 (Rev. 1)
2013.2
v8.02013.1

一般的なガイダンス

次の表に、LogiCORE Distributed Memory Generator コアを使用する際の一般的なガイダンスを含むアンサーを示します。

アンサータイトル
なし
 なし

既知の問題および修正された問題

次の表に、Vivado 2013.1 でリリースされた LogiCORE Distributed Memory Generator コア v8.0 以降の既知の問題を示します。

注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

  • このコアには既知の問題はありません。

変更ログ履歴

2016.3:
 * バージョン 8.0 (Rev. 11)
 * 今後のデバイスのサポートを追加
 
2016.2:
 * バージョン 8.0 (Rev. 10)
 * 変更なし
 
2016.1:

 * バージョン 8.0 (Rev. 10)
 * Verilog シミュレーション モデルのみを配布し、VHDL シミュレーション モデルの配布は停止。
 
2015.4.2:

 * バージョン 8.0 (Rev. 9)
 * 変更なし
 
2015.4.1:

 * バージョン 8.0 (Rev. 9)
 * 変更なし
 
2015.4:

 * バージョン 8.0 (Rev. 9)
 * 変更なし
 
2015.3:

 * バージョン 8.0 (Rev. 9)
 * VHDL シミュレーション モデルのみを配布し、Verilog シミュレーション モデルの配布は停止。
 * ロックまたはアップグレードされた IP インスタンスを含むデザインをサポートするため HDL モジュール、ライブラリ、インクルード ファイル名に IP リビジョン番号を追加
 
2015.2.1:
 * バージョン 8.0 (Rev. 8)
 * 変更なし
 
2015.2:
 * バージョン 8.0 (Rev. 8)
 * 変更なし
 
2015.1:

 * バージョン 8.0 (Rev. 8)
 * 暗号化されていないシミュレーション ファイルを配信。
 * 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に判断
 
2014.4.1:
 * バージョン 8.0 (Rev. 7)
 * 変更なし
 
2014.4:

 * バージョン 8.0 (Rev. 7)
 * 暗号化ソース ファイルを連結してファイル数およびシミュレータのコンパイル時間を削減
 * 内部デバイス ファミリを変更。機能上の変更はありません。
 

 2014.3:
 * バージョン 8.0 (Rev. 6)
 * 合成での警告を削減。機能上の変更はありません。

2014.2:
 * バージョン 8.0 (Rev. 5)
 * 内部自動化を改善するため再パッケージ。機能上の変更はありません。

2014.1:
 * バージョン 8.0 (Rev. 4)
 * 内部デバイス ファミリ名を変更。機能上の変更はありません。

2013.4:
 * バージョン 8.0 (Rev. 3)
 * UltraScale デバイスのサポートを追加

2013.3:
 * バージョン 8.0 (Rev. 2)
 * IP インテグレーターの拡張サポート
 * 合成およびシミュレーションの警告メッセージの数を低減
 * Cadence IES および Synopsys VCS シミュレータのサポートを追加

2013.2:
 * バージョン 8.0 (Rev. 1)
 * 内部バージョン管理を有効にするため再パッケージ。機能上の変更はありません。

2013.1:
 * バージョン 8.0
 * ネイティブ Vivado リリース
 * 未使用の SPRA ポートとその関連パラメーターを削除。

(c) Copyright 2002 - 2014 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER
This disclaimer is not a license and does not grant any rights to the materials distributed herewith.Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
(2) Xilinx shall not be liable (whether in contract or ttort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the
possibility of the same.

CRITICAL APPLICATIONS
Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.


改訂履歴
2013/04/03 - 初版

 

AR# 54661
作成日 02/28/2013
最終更新日 10/13/2016
ステータス アクティブ
タイプ リリース ノート
デバイス
  • Zynq-7000
  • Kintex-7
  • Artix-7
  • Virtex-7
ツール
  • Vivado Design Suite
IP
  • Distributed Memory Generator (分散メモリ ジェネレーター)