UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54662

LogiCORE IP Block Memory Generator - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題

説明

このアンサーでは、LogiCORE Block Memory Generator のリリース ノートおよび既知の問題を示します。次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 改訂履歴

このアンサーは、Vivado 2013.1 以降のバージョンで生成されたコアを対象としています。
以前のバージョンの既知の問題および ISE サポート情報は、『IP リリース ノート ガイド』 (XTP025) を参照してください。

LogiCORE Block Memory Generator IP ページ:
http://www.xilinx.com/products/ipcenter/Block_Memory_Generator.htm

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。

バージョン対照表

次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。

コアのバージョンVivado のバージョン
バージョン 8.3 (Rev. 4)2016.3
バージョン 8.3 (Rev. 3)2016.2
バージョン 8.3 (Rev. 2)2016.1
バージョン 8.3 (Rev. 1)2015.4.2
バージョン 8.3 (Rev. 1)2015.4.1
バージョン 8.3 (Rev. 1)2015.4
バージョン 8.32015.3
v8.2 Rev. 52015.2.1
v8.2 Rev. 52015.1
v8.2 Rev. 52015.1
v8.2 Rev. 42014.4.1
v8.2 Rev. 32014.4
v8.2 Rev. 22014.3
v8.2 Rev. 12014.2
v8.22014.1
v8.12013.4
v8.0 Rev. 22013.3
v8.0 Rev. 12013.2
v8.02013.1

一般的なガイダンス

次の表に、LogiCORE IP Block Memory Generator コアを使用する際の一般的なガイダンスを含むアンサーを示します。

アンサータイトル
(Xilinx Answer 50918)LogiCORE IP Block Memory Generator - リリース ノートおよび既知の問題


変更ログ履歴

2016.3:

  • バージョン 8.3 (Rev. 4)
  • 機能改善: 32 ビットのアドレス指定が有効な場合、XPM_Memory を呼び出すときに URAM アドレス指定をアップデート
  • その他: 今後のデバイスに対してサポートをイネーブル
  • その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

2016.2:

  • バージョン 8.3 (Rev. 3)
  • モードを BRAM_Controller に切り替えたときに WRITE_DEPTH パラメーターが 8192 にならないように IP をアップデート
  • デバイス パッケージの変更をサポートするように IP をアップデート
 
2016.1:

  • バージョン 8.3 (Rev. 2)
  • Verilog ビヘイビアー モデルのみを配布するため、IP をアップデート
  • IP インテグレーターで UltraRAM をサポートするため、IP をアップデート
  • デバイス パッケージの変更をサポートするように IP をアップデート
 
2015.4.2:

  • バージョン 8.3 (Rev. 1)
  • 変更なし
 
2015.4.1:

  •  バージョン 8.3 (Rev. 1)
  •  変更なし
 
2015.4:

  • バージョン 8.3 (Rev. 1)
  • デバイス パッケージの変更をサポートするように IP をアップデート
 
2015.3:

  • バージョン 8.3
  • ロックされたまたはアップグレードされた IP インスタンスを使用したデザインをサポートできるよう HDL モジュール、ライブラリ、include ファイル名に IP リビジョン番号を追加
  • BRAM データ破損の発生を最小限にする安全回路をイネーブルにするために新しいポートの rsta_busy および rstb_busy を追加
  • シミュレーション モデルは VHDL でのみ配布
 
2015.2.1:

  • バージョン 8.2 (Rev. 5)
  • 変更なし
 
2015.2:

  • バージョン 8.2 (Rev. 5)
  • 変更なし


2015.1:
  • バージョン 8.2 (Rev. 5)
  • 暗号化されていないビヘイビアー モデルを配信
  • サポートされるメモリ深さを最大 1M ワードに変更
  • UltraScale デバイスに対して消費電力削減機能 (RDADDRCHG) を追加
  • 今後のデバイスのサポートを簡素化するため、サポート デバイスとプロダクション ステートを自動的に決定

2014.4.1:
  • バージョン 8.2 (Rev. 4)
  • デバイス パッケージの変更をサポートするように IP をアップデート

2014.4:
  • バージョン 8.2 (Rev. 3)
  • 暗号化ソース ファイルを連結してファイル数およびシミュレータのコンパイル時間を削減
  • 7 シリーズ オートモーティブ (XA) および防衛グレード (XQ) デバイスのサポートを追加
  • 内部デバイス ファミリを変更。機能上の変更はありません。

2014.3:
  • バージョン 8.2 (Rev. 2)
  • アスペクト比が使用されている場合のシンプル デュアル ポート RAM でのメモリ リソースが重複していた問題を修正
  • シンプル デュアル ポート RAM での GUI クラッシュを修正
  • ECC が使用されていない場合、シンプル デュアル ポート RAM ですべての書き込みモードのサポートを追加
  • サポートされる深さの最大値を 256k に変更

2014.2:
  • バージョン 8.2 (Rev. 1)
  • ブロック メモリ ジェネレーターの GUI の 1 ページ目でバイト ライト イネーブルの GUI ツール ヒントをアップデート

2014.1:

  • バージョン 8.2
  • UltraScale デバイスに対して幅が 1 および 2 のカスケード接続されたプリミティブのサポートを追加
  • UltraScale デバイスに対してビルトイン ECC モードの ECCPIPE レジスタのサポートを追加
  • UltraScale デバイスに対してダイナミック消費電力削減のサポートを追加
  • 7 シリーズ デバイスの出力マルチプレクサーの使用を最小限にすることにより IP インテグレーターのタイミング効率を向上
  • 内部デバイス ファミリ名を変更。機能上の変更はありません。


2013.4:

  • バージョン 8.1
  • スタンドアロン モードでプリミティブ出力レジスタをデフォルトで ON
  • 2 つの 32Kx1 プリミティブを使用して 64Kx1 プリミティブを作成するため UltraScale デバイスにカスケード サポートを追加
  • UltraScale デバイスのサポートを追加


2013.3:

  • バージョン 8.0 (Rev. 2)
  • IP インテグレーターで ECC をサポートするためにパラメーター CTRL_ECC_ALGO を追加。
  • * GUI のスピードと反応を向上。機能上の変更はありません。
  • 合成およびシミュレーションの警告メッセージの数を低減
  • Cadence IES および Synopsys VCS シミュレータのサポートを追加
  • ENABLE PORT TYPE のデフォルト オプションを USE_ENA_PIN に変更
  • バス インターフェイスの方向に合わせて BRAM インターフェイスの DIN および DOUT を変更。


2013.2:

  • バージョン 8.0 (Rev. 1)
  • 変更なし


2013.1:

  • バージョン 8.0
  • ネイティブ Vivado リリース
  • この IP に対する機能上またはインターフェイスの変更はない。2013.1 以降の Vivado で固有のバージョンをサポートするためにバージョン番号を変更。


(c) Copyright 2002 - 2014 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER
This disclaimer is not a license and does not grant any rights to the materials distributed herewith.Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and(2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of thepossibility of the same.

CRITICAL APPLICATIONS
Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

改訂履歴
2013/04/03 - 初版
2013/11/06 - 2013.3 用にアップデート

AR# 54662
作成日 02/28/2013
最終更新日 10/13/2016
ステータス アクティブ
タイプ 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Zynq-7000
ツール
  • Vivado Design Suite
IP
  • Block Memory Generator