このアンサーでは、1G/2.5G Ethernet PCS/PMA or SGMII コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。
このアンサーは、Vivado 2013.1 以降のバージョンで生成されたコアを対象としています。
過去の既知の問題および ISE のサポート情報は、『IP リリース ノート ガイド』 (XTP025) を参照してください。
Ethernet 1000BASE-X PCS/PMA or SGMII LogiCORE IP ページ:
https://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/do-di-gmiito1gbsxpcs.html
注記: 2015.1 より前のバージョンでは、2.5G のサポートがなかったため、コアは Ethernet1000BASE-X PCS/PMA or SGMII と呼ばれていました。
一般情報
サポートされるデバイスは、次の 3 つの場所から確認できます。
各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。
バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。
| コアのバージョン | Vivado のバージョン |
|---|---|
| v16.2 (Rev. 1) | 2020.2 |
| v16.2 | 2020.1 |
| v16.1 (Rev. 7) | 2019.2 |
| v16.1 (Rev. 6) | 2019.1 |
| v16.1 (Rev. 5) | 2018.3 |
| v16.1 (Rev. 4) | 2018.2 |
| v16.1 (Rev. 3) | 2018.1 |
| v16.1 (Rev. 2) | 2017.4 |
| v16.1 (Rev. 1) | 2017.3 |
| v16.1 | 2017.2 |
| v16.0 (Rev. 2) | 2017.1 |
| v16.0 (Rev. 1) | 2016.4 |
| v16.0 | 2016.3 |
| v15.2 (Rev. 1) | 2016.2 |
| v15.2 | 2016.1 |
| v15.1 (Rev. 1) | 2015.4 |
| v15.1 | 2015.3 |
| v15.0 (Rev. 1) | 2015.2 |
| v15.0 | 2015.1 |
| v14.3 (Rev. 1) | 2014.4 |
| v14.3 | 2014.3 |
| v14.2 (Rev. 1) | 2014.2 |
| v14.2 | 2014.1 |
| v14.1 | 2013.4 |
| v14.0 | 2013.3 |
| v13.0 | 2013.2 |
| v12.0 | 2013.1 |
| v11.5 | 2012.4 |
| v11.4 | 2012.2 |
| v11.3 | 2012.1 |
一般的なガイダンス
次の表に、LogiCORE IP1G/2.5G Ethernet PCS/PMA or SGMII コアを使用する際の一般的なガイダンスを含むアンサーを示します。
| アンサー | タイトル |
|---|---|
| (Xilinx Answer 38279) | イーサネット IP ソリューション センター |
| (Xilinx Answer 55077) | イーサネット IP コア - Vivado のデザイン階層 |
デザイン アドバイザリ
| アンサー | タイトル |
|---|---|
| (Xilinx Answer 64835) | 1G/2.5G Ethernet PCS/PMA or SGMII v15.0 (Rev1) 以前のデザイン アドバイザリ - ファブリック エラスティック バッファーのオーバーフローにより RXBUFERR がトグルしてオートネゴシエーションが再開するが、完了しない |
既知の問題および修正された問題
次の表に、Vivado 2013.1 でリリースされた 1G/2.5G Ethernet PCS/PMA or SGMII コア v12.0 以降の既知の問題を示します。
注記: [問題の発生したバージョン] 列は、問題が最初に見つかったバージョンを示しています。
問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
| アンサー | タイトル | 問題の発生した バージョン | 修正バージョン |
|---|---|---|---|
| N/A | GT の利用可能状況に基づき両方の設定オプションの表示を修正 | 2020.1 | 2020.2 |
| N/A | LVDS 上の 1000BaseX を選択しているときに、LVDS refclk オプションが表示されないという GUI の問題を修正 | 2020.1 | 2020.2 |
| N/A | CL37 のオート ネゴシエーションの再開始用セルフ クリアの修正をアップデート | 2018.3 | 2019.1 |
| N/A | BUFGCE で rxuserclk/rxuserclk2 クロックの生成をアップデート (CE が MMCM_LOCKED に接続されていてる場合) | 2018.1 | 2018.2 |
| N/A | 入力クロックに基づいた IDELAYE2 の REFCLK ピンの周波数をアップデート | 2017.4 | 2018.1 |
| N/A | GUI の同期および非同期のクロック コンフィギュレーションに基づいた LVDS 基準クロックの選択を修正 | 2017.4 | 2018.1 |
| N/A | GTY ポートの GTRXRESET が TX データを妨害 | 2017.2 | 2017.3 |
| (Xilinx Answer 69494) | VCU118/KCU116 - SGMII PHY の設定方法 | 2017.2 | アンサー レコードを参照 |
| (Xilinx Answer 67883) | 1G/2.5G Ethernet PCS/PMA or SGMII for UltraScale/UltraScale+ v15.2 (Rev1) 以前 - ファブリック エラスティック バッファーのオーバーフローにより RXBUFERR がトグルしてオートネゴシエーションが再開するが、完了しない | v15.2 (Rev.1) | 2016.3 |
| (Xilinx Answer 66031) | 1G/2.5G Ethernet PCS/PMA or SGMII v15.1 (Rev.1) - オート ネゴシエーションがエラーになることがある | v151 (Rev1) | 2016.1 |
| (Xilinx Answer 66030) | 1G/2.5G Ethernet PCS/PMA または SGMII v15.1 - オート ネゴシエーションがエラーになることがある | v15.1 | 2016.1 |
| 1G/2.5G Ethernet PCS/PMA or SGMII v15.0 (Rev1) 以前 - LVDS トランシーバー - ソフト リセットにより LVDS トランシーバーのデータが破損する可能性がある | v15.0 (Rev1) | 2015.3 | |
| (Xilinx Answer 64224) | 1G/2.5G Ethernet PCS/PMA or SGMII v15.0 - IDELAYCTRL の RST ピンでタイミング エラーが発生する | v15.0 | 2015.3 |
| (Xilinx Answer 64143) | 1G/2.G Ethernet PCS/PMA or SGMII v15.0 - UltraScale GTHE3 モデルでシミュレーション エラーが発生する | v15.0 | アンサー レコードを参照 |
| (Xilinx Answer 63844) | v14.3 以前の LogiCORE Ethernet 1000BASE-X PCS/PMA or SGMII - UltraScale デバイスの LVDS を使用して SGMII を作成するとリセットを不規則に使用したときにコアが回復しない | v14.3 (Rev1) | v15.0 |
| (Xilinx Answer 62072) | Ethernet 1000BASE-X PCS/PMA or SGMII - UltraScale - SGMII over LVDS - 断続的に同期が失われる | v14.3 (Rev1) | v15.0 |
| (Xilinx Answer 63441) | LogiCORE IP Ethernet 1000BASE-X PCS/PMA or SGMII v14.3 (Rev. 1) - UltraScale GTH - フリーランニング クロックのアップデート | v14.3 | v15.0 |
| (Xilinx Answer 62900) | LogiCORE IP Ethernet 1000BASE-X PCS/PMA or SGMII v14.3 - UltraScale - LVDS 上の 1000BASE-X はサポートされていない | v14.3 | アンサー レコードを参照 |
| (Xilinx Answer 62666) | Ethernet 1000BASE-X PCS/PMA、SGMII - v14.3 - 2014.3 -7 Series GTX/GTH - リンク アップが完了しない | v14.3 | v14.3 (Rev. 1) |
| (Xilinx Answer 62072) | Ethernet 1000BASE-X PCS/PMA or SGMII - UltraScale - SGMII over LVDS – 断続的に同期が失われる | v14.2 | なし |
| (Xilinx Answer 62377) | SGMII - ファブリック エラスティック バッファーのある 7 シリーズ トランシーバー インターフェイス - オート ネゴシエーションが完了しない | v14.2 | v14.3 |
| (Xilinx Answer 62359) | Ethernet 1000BASE-X PCS/PMA or SGMII - 7 シリーズ - ケーブルを取りはずして接続し直した後またはリンク パートナーのリセット後にリンクが再確立されない | v14.1 | v14.3 (Rev. 1) |
| (Xilinx Answer 60784) | Ethernet 1000BASE-X PCS/PMA or SGMII コアおよび QSGMII コア - Vivado 2014.1 以前 - GTP および GTH - プロダクション リセット DRP シーケンスが停止し、回復にリコンフィギュレーションが必要 | v14.2 | v14.2 (Rev. 1) |
| (Xilinx Answer 60204) | LogiCORE IP Ethernet 1000BASE-X PCS/PMA or SGMII v14.2 - SGMII および 1588 - タイミングを満たすために必要な XDC 制約のアップデート | v14.2 | アンサーに回避策 |
| (Xilinx Answer 60086) | 2014.1 - ハードウェア ツール - 「ERROR: [Chipscope 16-215] This design contains the following cells that cannot be upgraded by the Vivado debug core inserter system: xxxxx」というエラー メッセージが表示される | v14.2 | v14.2 (Rev. 1) |
| (Xilinx Answer 58020) | MMCM_LOCKED 出力をリセット ロジックに接続する必要がある | v14.0 | v14.1 |
| (Xilinx Answer 55360) | mmcm_locked が GT tx_startup_fsm および rx_startup_fsm に接続されていない | v12.0 のみ | アンサーに回避策 |
| (Xilinx Answer 55367) | Ethernet 1000BASE-X PCS/PMA or SGMI v13.0 以前 - 7 シリーズ GTP および GTH の RX 終端のアップデート | v12.0 | v14.0 |
| (Xilinx Answer 53779) | Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 製品版シリコンの RX リセット シーケンス要件 | v11.4 | v12.0 |
| (Xilinx Answer 53561) | Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ: 製品版シリコンの RX リセット シーケンス要件 | v11.4 | v12.0 |
| N/A | 7 シリーズ GT の tx_startup_fsm および rx_startup_fsm 入力に同期ロジックを追加 | v11.4 | v12.0 |
| (Xilinx Answer 53444) | オート ネゴシエーションをディスエーブルにしても、コアがまだ同期されていない場合は、オート ネゴシエーション シーケンスが送信される | v11.4 | v12.0 |
| AR# 54667 | |
|---|---|
| 日付 | 12/09/2020 |
| ステータス | アクティブ |
| 種類 | リリース ノート |
| ツール | |
| IP | |