UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54732

14.5 CORE Generator - Clocking Wizard および Aurora 8B10B コアではサンプル デザインがプロジェクト階層に追加される

説明

PLL または Aurora 8B10B コアの出力ファイルを生成すると、*_exdes.vhd サンプル デザイン ソース ファイルが自動的にプロジェクト階層に追加されます。 

コアを生成し直すたびに、サンプル デザイン ファイルが追加されます。

ソリューション

この問題は、ISE バージョン 14.6 で修正されています。

ISE 14.5 以前のバージョンでこの問題を回避するには、IP のカスタマイズが終了した後に、プロジェクトから .xci ファイルを削除して、生成されたソース ファイルまたは生成されたネットリストを手動でプロジェクトに追加してください。
AR# 54732
作成日 03/04/2013
最終更新日 08/12/2014
ステータス アクティブ
タイプ 既知の問題
デバイス
  • FPGA デバイス ファミリ
ツール
  • ISE Design Suite