AR# 54759

MIG Zynq LPDDR2 - UG933 v1.3 に CKE ピンに VTT へのプルアップ終端があると誤って記載されている

『Zynq-7000 SoC PCB デザインガイド』 (UG933 v1.3) の 60 ページに含まれている、VTT への LPDDR2 CKE 終端がプルアップからプルダウンに変更されました。

なぜこのように変更されたのですか。

CKE は終端処理するべきではありませんか。

これは資料の誤りです。

DDR3 の場合、CKE には、VTT へのプルアップしか含まれないはずです。

LPDDR2 の場合は、VTT への終端ではなく、CKE にプルダウンがあるはずです。

改訂履歴

2014/9/19 - 初版

このアンサーレコードはお役に立ちましたか?

このページをブックマークに追加