UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 54759: MIG Zynq LPDDR2 - UG933 (v1.3) の CKE ピンの VTT へのプルアップ終端の記述が正しくない

AR# 54759

MIG Zynq LPDDR2 - UG933 (v1.3) の CKE ピンの VTT へのプルアップ終端の記述が正しくない

説明

『Zynq-7000 All Programmable SoC PCB 設計ガイド』 (UG933 v1.3) の 60 ページには、 LPDDR2 の CKE 終端がプルアップから VTT に変更されたことが記述されています。

なぜこのように変更されたのですか。

CKE は終端処理するべきではありませんか。

ソリューション

この資料の記述は正しくありません。

DDR3 の場合、CKE には、VTT へのプルアップしか含まれないはずです。  

LPDDR2 の場合は、VTT への終端ではなく、CKE にプルダウンがあるはずです。


改訂履歴

2014/9/19 - 初版

AR# 54759
日付 09/22/2014
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000