UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54759

MIG Zynq LPDDR2 - UG933 v1.3 に CKE ピンに VTT へのプルアップ終端があると誤って記載されている

説明

『Zynq-7000 SoC PCB デザイン ガイド』 (UG933 v1.3) の 60 ページに含まれている、VTT への LPDDR2 CKE 終端が プルアップからプルダウンに変更されました。

なぜこのように変更されたのですか。

CKE は終端処理するべきではありませんか。

ソリューション

これは資料の誤りです。

DDR3 の場合、CKE には、VTT へのプルアップしか含まれないはずです。

LPDDR2 の場合は、VTT への終端ではなく、CKE にプルダウンがあるはずです。


改訂履歴

2014/9/19 - 初版

AR# 54759
日付 05/16/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
このページをブックマークに追加