UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54879

2012.4 Vivado - 信号の keep 属性が edif ネットリストでは mark_debug として解釈される

説明

Vivado ツールでネットに対して keep 属性を指定している .edf を取り込む場合、合成したデザインを Vivado で開くと、これらのネットには keep 属性ではなく mark_debug 属性が付いており、追加された属性が保存されます。

ソリューション

信号の keep 属性が Vivado 合成によって HDL で合成されると、その属性は信号に接続されたインスタンスに渡され、.edf では信号自体には付きません (2013.1 では、信号自体の keep 属性は rtl_keep 属性に変更)。ただし、XST および Synplify では .edf でもネット自体に対して keep 属性を指定し、Vivado で mark_debug と解釈させるフローが可能な場合があります。

回避策としては、keep 属性を変更して HDL で保存してください。

AR# 54879
作成日 03/12/2013
最終更新日 07/25/2013
ステータス アクティブ
タイプ 一般
デバイス
  • FPGA デバイス ファミリ
ツール
  • Vivado Design Suite