UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 54897

Vivado HLS 2012 - HLS コード インターフェイスでグローバル クロック イネーブルをインプリメントする方法

説明

HLS コード インターフェイスでグローバル クロック イネーブルをインプリメントする方法を教えてください。

ソリューション

クロック イネーブルをインプリメントするには、[Solution] → [Solution Settings] をクリックし、左側のペインで [General] を選択して [Add] をクリックし、[Command] で [config_interface] を選択して [clock_enable] チェック ボックスをオンにします。
これによりインターフェイスに ap_ce ポートが追加され、これがクロック イネーブルとして機能します。

ap_ce 信号はすべての出力のゲート信号としても使用され、System Generator デザインのマルチレート システムに望ましくない影響を与える可能性があります。

EDK デザインでは、このポートは AXI4 Lite 制御バスにはマップされません。グローバル クロック ゲーティング機能が必要な場合は、ap_start 信号を使用できます。この信号にも、コアが実行されないようにする機能があります。

AR# 54897
日付 04/23/2013
ステータス アーカイブ
種類 一般
ツール
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite