UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 54902

Virtex-7 FPGA Gen3 Integrated Block for PCI Express - Vivado 2013.1 および ISE Design Suite 14.5 での IES/GES デバイス サポート

説明

Vivado 2013.1 および ISE Design Suite 14.5 で、Virtex-7 FPGA Gen3 Integrated Block for PCI Express コアに対し IES/GES デバイスはサポートされていますか。 

ソリューション

Virtex-7 FPGA Gen3 Integrated Block for PCI Express コアの IES サポートは、Vivado 2012.3、ISE 14.3、および ISE 14.4 (v1.3) デザイン ツールに限定されています。

GES デバイス サポートについては次の表を参照してください。

GES デバイス Vivado 2013.1 / ISE 14.5 デザイン ツールでサポート Vivado 2012.4 / ISE 14.4 デザイン ツールでサポート
XC7VX1140T いいえ はい (Vivado のみ)
XC7VX690T いいえ はい
XC7VH580T あり* あり
XC7VH870T あり* あり

* コアのカスタマイズ GUI では、シリコン リビジョンでプロダクション ステータスのデバイスのみが選択できるようになっています。ただし、プロダクション デバイス用に生成されたラッパーは GES デバイスにも使用できます。

改訂履歴
2013/04/03 - 初版
2013/05/30 - VX690T/VX1140T/VH580T/VH870T GES に特化した情報を追加

アンサー レコード リファレンス

マスター アンサー レコード

AR# 54902
日付 04/30/2014
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)