UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 54941

Zynq-7000 AP SoC サンプル、EDK 14.3 - axi_dma を使用して AXI4-Stream データを HP0 ポートを介して PL と PS の DDR の間で移動する方法

説明

未加工のデータを PL と PS の間で移動する必要があることがよくあります。 

未加工のデータを AXI4-Stream インターフェイスにフォーマットすることにより、axi_dma コアを使用してストリーミング データを AXI4 データに変換できます。

DMA コントローラーに記述されているデスティネーション/ソース アドレスを変更することにより、PS DDR または PS OCM をターゲットにできます。

 

ソリューション

このデザインには、axi_DMA コアのストリーミング インターフェイスに接続されている単純な AXI4-Stream ジェネレーター/ターミネータが含まれます。 

DMA は単純な DMA としてコンフィギュレーションされるので、記述子は必要ありません。 

axi_dma の AXI4 マスター インターフェイスは PS の HP0 ポートに接続されています。

この接続は、簡単に PS ACP ポートに変更できます。 

ACP ポートに変更した場合、ACP コンフィギュレーション ウィンドウで [Use slave driven AxUSER values] がオフになっていることを確認してください。 

このようにすると、PS ラッパーで AxUSER および AxCACHE 信号が適切に駆動され、キャッシュ コヒーレンシが可能になります。


サンプル ソフトウェアは、ジェネレーターと DDR の間で 1 つのパケットのデータを各方向に単純に移動するよう記述されています。


ChipScope を使用して AXI4-Stream と AXI4 インターフェイスを監視し、ChipScope VIO コアを使用してジェネレーター イネーブルを制御し、axi_dma マスター AXI4-Stream インターフェイスのフロー制御信号を制御します。

 

完全なデザインがこのアンサーに添付されています。 


readme ファイルにデザインの作成方法と使用方法が説明されています。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
axi_dma-54941.zip 1 MB ZIP
AR# 54941
日付 03/05/2015
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
ツール
  • EDK - 14.3
IP
  • AXI DMA Controller