UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54942

MIG 7 Series QDRII+ - 4 バイトのアドレス/制御が使用されると ADDR_CTL_MAP パラメーターの幅が間違っている

説明

問題の発生したバージョン: v1.8
修正されたバージョン: (Xilinx Answer 45195) および (Xilinx Answer 54025) を参照

アドレスおよび制御信号に 4 バイトのグループが使用されると、MIG により間違ったベクター サイズが最上位ファイルの ADDR_CTL_MAP に割り当てられます。 

32 ビットが必要な場合は 24 ビットのベクターが使用されます。

ソリューション

ベクター サイズはアドレスおよび制御信号を 3 バイト レーンに拡散させるようにのみ設定されているのですが、4 バイトも指定できてしまいます。

この問題を回避するには、デザインの最上位にあるバイトおよびビット位置と同じになるよう、ADDR_CTL_MAP パラメーターの幅を 32 ビットに増やす必要があります (ADDR_CTL_MAP の詳細は UG586 を参照)。

parameter ADDR_CTL_MAP = 32'h00_00_12_13,

注記: バンク選択ページでは、アドレスおよび制御 I/O はすべて同じバンク内の 2 バイト グループに制限されるため、この影響があるのは [Fixed Pin Out] を使用しているデザインのみです。

改訂履歴
2013/04/03 - 初版

AR# 54942
日付 03/20/2017
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Artix-7
  • Virtex-7
  • Zynq-7000
IP
  • MIG 7 Series
このページをブックマークに追加