UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55009

7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

説明

TX バッファーをバイパスする場合、TX 位相アライメントを使用して PMA パラレル クロック ドメイン (XCLK) と TXUSRCLK ドメイン間の位相差を調整する必要があります。これは自動的に実行することもできますが、ユーザーが手動で制御することもできます。TXOUTCLK が TXUSRCLK のソースとして使用され、複数のレーンで共有される場合、TX バッファーのバイパスはマルチレーン モードと呼ばれます。GTX トランシーバーではマルチレーン バッファー バイパス モードは手動であり、GTH または GTP トランシーバーではマルチレーン バッファー バイパス モードは手動または自動モードに設定できます。

TX バッファーをバイパスする場合、コーナー ケースの状況により、内部 TX 同期化/位相アライメント ステート マシンが TXPHINITDONE の立ち上がりエッジを待つために停止することがあります。『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (UG476) の図 3-23 「手動モードでの TX の位相および遅延調整」または 『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』 (UG482) の図 3-15 を参照してください。これは 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのすべてのシリコン バージョン (IES、GES、プロダクション) を対象としています。

この動作は、トランシーバーの次のポートで検出され、ユーザー ガイドのこれらの図に示されるイベントのシーケンスに従っています。

  • TXDLYRESET
  • TXDLYRESETDONE
  • TXPHINIT
  • TXPHINITDONE

ソリューション

7 シリーズ トランシーバーのタイプによって、3 種類の動作が見られます。

動作 1

TX 位相および遅延アライメント シーケンスが TXPHINITDONE の立ち上がりエッジを待って停止する。これは、この信号の Low パルスが短すぎるためです。 TXPHINITDONE は最初の位相アライメントの後にのみ High に保持され、その後の位相アライメントでこの短い Low パルスの問題が発生する可能性があるので、この問題は 2 番目またはそれ以降の位相アライメント中にのみ発生します。

動作 2

TXPHINITDONE ハンドシェイクに時間がかかり、TX 同期化ステート マシンがタイムアウトするため、TX 位相および遅延アライメント シーケンスが停止する。 これは、ライン レートを下げると発生しやすくなります。

位相初期化タイムアウトのアップデート

ISE 14.6/Vivado 2013.2 以前に含まれる 7 Series FPGAs Transceivers Wizard v2.6 のサンプル デザインで、位相初期化のタイムアウトが状況によっては短すぎるため、TX の位相および遅延アライメント シーケンスが正常に完了しないことがあります。


ソリューション

GTX、GTH、および GTP の位相初期化タイムアウトのアップデート

位相初期化のタイムアウトが状況によっては短すぎるため、位相初期化プロセスが正常に完了しないことがあります。タイムアウトを算出するには、次の式を使用します。

1024*pll output divider*internal data path width + 1024+640+3200

この式において、internal data path width は16、20、32、または 40 で、pll output divider は TXOUT_DIV 属性と同じ値です。ただし、デザインでレート変更を使用している場合には、TXRATE で設定される分周比になります (UG476 の表 3-25 または UG482 の表 3-23 参照)。

サンプル デザインの場合、*tx_startup_fsm.v の 165 行目 (付近) に次の行があります。

parameter MAX_WAIT_BYPASS = 110000; 

MAX_WAIT_BYPASS の値を上記の式の値にアップデートする必要があります。マルチレーン デザインでは、マスター レーンのアライメントが必要であるため結果を 2 倍する必要があり、その後スレーブ レーンが並列にアライメントされます。

ここで算出されたタイムアウトへの変更は、ISE 14.6/Vivado 2013.2 以前の 7 Series FPGAs Transceivers Wizard v2.6 に適用する必要があります。 これは、次の変更に加えての変更です。

GTX トランシーバー :

GTX トランシーバーでは、タイムアウトのアップデートに加え、動作 1 が発生する可能性があります。

デザインが次のいずれかに該当する場合、動作 1 を修正するための変更は必要ありません。

  1. 各位相アライメント プロシージャの前に GTTXRESET がアサートされる。
  2. 位相アライメントが正しく完了しない場合にユーザーが GTTXRESET をアサートする。
  3. TX 同期化/位相アライメント ステート マシンが既にファブリックにあり、TXUSRCLK によりクロックが供給される。ザイリンクスの PCIe IP がその例です。


上記の 3 つのいずれにも該当しない場合、Vivado 2013.1 ツールでは最新の IP に、または ISE 14.5/Vivado 2013.1 デザイン ツールでは 7 Series FPGAs Transceivers Wizard v2.5 にアップデートし、必要に応じて位相初期化タイムアウトをアップデートする必要があります。

注記 : 上記の 1 または 2 のとおりに追加の GTTXRESET がアサートされると、TXOUTCLK にグリッチが発生し、ユーザーがリセット シーケンス (TXRESETDONE) を完了して位相アライメント プロセスが終了するまで、TXOUTCLK の信頼性が低下する可能性があります。

GTH/GTP トランシーバー :

GTH および GTP トランシーバーでは、タイムアウトのアップデートに加え、動作 1 および 2 の両方が発生する可能性があります。次の使用モードを除き、Vivado 2013.1 ツールの場合は最新 IP に、ISE 14.5/Vivado 2013.1 デザイン ツールの場合は 7 Series FPGAs Transceivers Wizard v2.5 にアップグレードし、必要に応じて位相初期化タイムアウトをアップデートする必要があります。

  • TX 同期化コントローラー ステート マシが手動モードで使用され、TXUSRCLK クロック ドメインが供給される。

上記の情報を反映するよう、『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (UG476) v1.9 の「TX バッファー バイパス」セクションで使用モードがアップデートされています。GTP の情報は、『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』 (UG482) でアップデートされています。

動作 #3 では、位相初期化プロセスのタイムアウトはサンプル デザイン ファイルに含まれています。

プロトコル ソリューション

これらのソリューションは TX バッファー バイパス機能を使用するザイリンクス IP を対象としており、プロトコル別に記載されています。

XAUI、RXAUI :

GTH および GTP バッファー バイパスの使用モードが自動から手動に変更されているので、XAUI/RXAUI IP コアは Vivado 2013.1 ツールで最新バージョンにアップデートする必要があります。GTX では、既に手動モードが使用されています。

ISE デザイン ツールを使用している場合、XAUI コアに必要な変更については (ザイリンクス アンサー 55446)、RXAUI コアに必要な変更については (ザイリンクス アンサー 55445) を参照してください。

CPRI :

GTH および GTP バッファー バイパスの使用モードは自動から手動に変更されています。CPRI IP コアを Vivado 2013.1 ツールで最新バージョンにアップデートする必要があります。

ISE デザイン ツールを使用している場合、GTH トランシーバーの CPRI コアに必要な変更については (ザイリンクス アンサー 55446)、GTP トランシーバーの CPRI コアに必要な変更については (ザイリンクス アンサー 55445) を参照してください。

改訂履歴

2013/09/24 - TXPHINITDONE のタイムアウトの計算式をより明確に記述
2013/08/05 - 位相初期化タイムアウトの説明を追加
2013/05/13 - IP の ISE デザイン ツール アンサー レコードへのリンクを追加、GTXTXRESET のスペルミスを GTTXRESET に訂正
2013/04/12 - GTX および GTH / GTP トランシーバの説明を若干修正
2013/04/05 - ISE の説明と GTH / GTP トランシーバの例外ケースを追加
2013/04/03 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54473 LogiCORE IP CPRI Core - Release Notes and Known Issues for Vivado 2013.1 and newer tool versions N/A N/A

関連アンサー レコード

AR# 55009
日付 10/10/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加