UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55011

MIG 7 Series DDR3 - PRBS リード レベリングのデバッグ信号が dbg_dqs VIO 制御に接続されていない

説明

問題の発生したバージョン : v1.8
修正バージョン : ISE の場合は、(ザイリンクス アンサー 45195) を参照してください。
                                 Vivado の場合は、(ザイリンクス アンサー 54025) を参照してください。

MIG 7 Series DDR3 デザインには [Debug Signals] オプションがあり、デザイン内の適切なデバッグ信号を ChipScope ILA および VIO コアに接続した状態でこれらのコアを生成します。 この VIO には DQS バイト セレクトがあり、ChipScope ツールに表示されているデバッグ出力を dbg_dqs 上のバイトに関連付けます。PRBS リード レベリング キャリブレーションの場合、dbg_dqs は接続されていないため、結果値はキャリブレートされた最後のバイト グループに対するものになります。

ソリューション

dbg_dqs セレクトは使用できませんが、ステージがどのように完了しているかを確認するためフル カウント値を解析することができます。
AR# 55011
日付 09/06/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加