AR# 55160

Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート

説明

このアンサーでは、Vivado 合成でサポートされているさまざまな合成 HDL 属性を説明するアンサーをリストします。 

これらのアンサーには、サポートされる合成 HDL 属性のコード例、既知の問題、適切なコード記述に関する情報が含まれます。

注記 : このアンサーは、ザイリンクス Vivado 合成ソリューション センター (ザイリンクス アンサー 55265) の一部です。ザイリンクス Vivado 合成ソリューション センターには、Vivado 合成に関する質問を解決するのに役立つ情報が掲載されています。

デザインを新しく作成する場合、または問題をトラブルシュートする場合は、Vivado 合成ソリューション センターから情報を入手してください。

ソリューション

次のアンサーで、合成 HDL 属性のサポートについて説明しています。
 
(ザイリンクス アンサー 54699) Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート - dont_touch、full_case、gated_clock、shreg_extract.
(ザイリンクス アンサー 53887) Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート - black_box、io_buffer_type、clock_buffer_type、max_fanout.
(ザイリンクス アンサー 54357) Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート - parallel_case、translate_off/translate_on、use_dsp48
(ザイリンクス アンサー 54778) Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート - keep、keep_hierarchy、ram_style、rom_style
(ザイリンクス アンサー 60799) Vivado 合成のデザイン アシスタント - 合成 HDL 属性のサポート - fsm_encoding、fsm_safe_state、srl_style

注記 : 合成が正しく適用されたかを確認するには、次の方法を使用できます。
 
  • write_verilog、write_vhdl コマンドを使用して合成済みネットリストを表示します。
  • 合成済みネットリスト デザインの回路図を開きます。
  • Tcl コンソールで次のように get_property コマンドを使用します。

    get_property <PROPERTY_NAME> [get_<applicable_element> <element_instance_name>]>

    例 : get_property BLACK_BOX [get_cells my_inst]

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
55264 ザイリンクス Vivado 合成ソリューション センター - デザイン アシスタント N/A N/A

サブアンサー レコード

AR# 55160
日付 06/04/2014
ステータス アクティブ
種類 ソリューション センター
ツール