AR# 55163

|

7 Series FPGAs Transceiver Wizard v2.5 - 既知の問題およびリリース ノート

説明

このアンサーでは、ISE 14.5 および Vivado 2013.1 デザイン ツールでリリースされた 7 Series FPGA Transceiver Wizard v2.5 の既知の問題およびリリース ノートを示します。

ソリューション

  * バージョン 2.5 
  * ネイティブ Vivado リリース
  * GTH および GTP の量産シリコンのサポート
  * GTH の新しいプロトコル テンプレートを追加 - SRIO マルチ ライン、JESD204
  * GTP の新しいプロトコル テンプレートを追加 - JESD204

  • GTH および GTP に対しては、プロダクション シリコンと互換性のある設定が生成されます。これらの設定は、ハードウェア検証中です。
  • GTZ に対しては、Verilog ラッパーが生成されます。VHDL はサポートされていません。
  • GTZ デザインでサポートされるシミュレータは IUS および VCS です。
  • GTZ デザインの場合、GUI に表示されているライン レートおよび基準クロックがサポートされます。ほかの値はハードウェアでテストまたは検証されていません。
  • GTZ デザイン用に生成されている Beachfront モジュールを変更しないでください。変更すると、予期せぬ結果が得られる可能性があります。
  • すべての SSIT デバイスに対して Vivavo フローを使用してください。
  • ウィザードで提供されているプロトコル テンプレートは、ハードウェア上で特性化されていません。
  • GTH および GTP ラッパーをシミュレーションするには、GT プリミティブの SIM_RESET_SPEEDUP パラメーターを False に設定する必要があります。
  • PCIE Gen2 プロトコル用に生成された VHDL の GTX トランシーバー ラッパーには論理シミュレーションで発生する既知の問題があり、現在調査中です。
  • PCIE Gen1/Gen2 プロトコル用に生成されたトランシーバー ラッパーは、インプリメンテーション後の論理シミュレーションおよびタイミング シミュレーションではサポートされていません。

 

その他の情報:

GTX の初期 ES 設定の情報は、(ザイリンクス アンサー 43244) を参照してください。

GTH の初期 ES 設定の情報は、(ザイリンクス アンサー 47128) を参照してください。

GTX の GES 設定の情報は、(ザイリンクス アンサー 45360) を参照してください。

GTH の GES 設定の情報は、(ザイリンクス アンサー 51625) を参照してください。

GTH のプロダクション シリコン設定の情報は、(ザイリンクス アンサー 53779) を参照してください。

GTP の初期 ES/GES 設定の情報は、(ザイリンクス アンサー 51369) を参照してください。

GTP のプロダクション シリコン設定の情報は、(ザイリンクス アンサー 53561) を参照してください。

AR# 55163
日付 10/29/2013
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
IP
People Also Viewed