AR# 55226

|

LogiCORE XAUI v11.0 - Vivado - フォルス パス制約の DRP パスに一致するセルがないというクリティカル警告が発生する

説明

XAUI v11.0 コアを次のように使用しています。

- Artix-7 デバイスでは 10G または 20G レート
- GTH トランシーバーを使用する Virtex-7 デバイスでは 10G レート

次のようなクリティカル警告メッセージが表示されます。

[Vivado 12-180] No cells matched 'get_cells -hierarchical -filter {NAME =~ */gt_wrapper_i/gt0_core_gt_wrapper_i/gtrxreset_seq_i/DRP_OP_DONE_reg}'. ["/example_project/core_xaui_example/core
e_example.srcs/sources_1/ip/core_name/synth/core_name.xdc":17]

ソリューション

これらのパスを適切に制約するには、/sources_1/ip/core_name/synth/core_name.xdc でパスに含まれる「core」を XAUI コアを生成する際に使用したコンポーネント名に置き換えます。

このファイルは読み取り専用ですが、Vivado GUI の環境外で編集できます。 

次の例に示すように、「core」を「core_name」に置き換えます。

set_false_path -to [get_cells -hierarchical -filter {NAME =~ */gt0_core_name_gt_wrapper_i/gtrxreset_seq_i/gtrxreset_s_reg}]
set_false_path -to [get_cells -hierarchical -filter {NAME =~ */gt_wrapper_i/gt0_core_name_gt_wrapper_i/gtrxreset_seq_i/DRP_OP_DONE_reg}]
set_false_path -to [get_cells -hierarchical -filter {NAME =~ */gt_wrapper_i/gt1_core_name_gt_wrapper_i/gtrxreset_seq_i/DRP_OP_DONE_reg}]
set_false_path -to [get_cells -hierarchical -filter {NAME =~ */gt_wrapper_i/gt2_core_name_gt_wrapper_i/gtrxreset_seq_i/DRP_OP_DONE_reg}]
set_false_path -to [get_cells -hierarchical -filter {NAME =~ */gt_wrapper_i/gt3_core_name_gt_wrapper_i/gtrxreset_seq_i/DRP_OP_DONE_reg}]



コアの XDC を変更していない場合はクリティカル警告が引き続き出力されますが、これらの制約はデザインの最上に追加して、パスに制約を設定することもできます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54666 LogiCORE IP XAUI - Vivado 2013.1 およびそれ以降のツール バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 55226
日付 09/22/2014
ステータス アクティブ
種類 一般
IP
People Also Viewed