AR# 55309

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.5/v2.0 - 「ERROR:Place:1340 - PAD.pci_exp_rxn<1> is tied to GTHE_CHANNEL.pcie3_7x_v1_4_i/inst/gt_top.gt_top_i/pipe_wrapper_i/pipe_lane[1]」というエラー メッセージが表示される

説明

問題の発生したバージョン : v1.5/v2.0
修正バージョンおよび既知の問題 : v1.5 は (ザイリンクス アンサー 47441)、v2.0 は (ザイリンクス アンサー 54648) を参照
 
7vx980t-ffg1930-2 デバイス用に x8 コンフィギュレーションで PCIe ロケーションを X0Y0 に設定して生成された Virtex-7 FPGA Gen3 Integrated Block for PCI Express (v1.5 および v2.0) のサンプル デザインをインプリメントすると、次のようなエラー メッセージが表示されます。
 
Running Implement.bat encountered  an error
ERROR:Place:1340 - PAD.pci_exp_rxn<1> is tied to
   GTHE_CHANNEL.pcie3_7x_v1_4_i/inst/gt_top.gt_top_i/pipe_wrapper_i/pipe_lane[1]
   .gt_wrapper_i/gth_channel.gthe2_channel_i which is locked to
   Site.GTHE2_CHANNEL_X1Y10
   This forces the PAD.pci_exp_rxn<1> to be locked to Site.IPAD_X2Y78 which is
   unbonded on the device!
 
このエラーは、ffg1930 デバイス パッケージでのみ発生します。

ソリューション

これは既知の問題で、今後のリリースで修正される予定です。X0Y0 PCIe ブロック ロケーションは、ffg1930 デバイス パッケージでは無効です。この問題を修正するには、コアのコンフィギュレーション GUI で X0Y0 の代わりに X0Y1 を選択します。
 
注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
 
改訂履歴
2013/04/03 - 初版
AR# 55309
日付 08/06/2013
ステータス アクティブ
種類 既知の問題
IP