AR# 55334

|

2013.x Vivado 合成 - 既知の問題

説明

このアンサーは 2013.x Vivado 合成の既知の問題をリストしています。

ソリューション

2013.4 Vivado 合成の既知の問題

(ザイリンクス アンサー 62073) Vivado 合成 - 最適化により CARRY4 入力が間違って接続される
(ザイリンクス アンサー 58574) 2013.3 Vivado 合成 - FSM を推論するために必要な最小ステート数
(ザイリンクス アンサー 57981) Vivado 合成 - 入力側に互換性のないインターフェイスがある場合、ROM をブロック RAM にパックする方法
(ザイリンクス アンサー 58691) Vivado 合成 - 既存のプライマリまたはセカンダリ ユニットが上書きされることを示す「[Synth 8-4527]」または「[Synth 8-4528]」というクリティカル警告が表示される
(ザイリンクス アンサー 57983) Vivado 合成 - 緩いタイミング制約を設定するとブロック RAM ではなく LUTRAM が選択される
(ザイリンクス アンサー 57959) Vivado 合成 - RAM 出力が 1 つのレジスタ バスの一部を駆動しているとブロック RAM が自動推論されない
(ザイリンクス アンサー 57963) 合成 - ブラック ボックスの未接続ピン
(ザイリンクス アンサー 57975) Vivado 合成 - SystemVerilog のパックされていないアレイを使用するときのインスタンス アレイでの問題
(ザイリンクス アンサー 57984) Vivado 合成で $clog2 ファンクションはサポートされているか
(ザイリンクス アンサー 56211) Vivado 合成でレジスタ宣言を使用した 2 次元のアレイ初期化はサポートされているか
(ザイリンクス アンサー 57964) Vivado 合成 - VHDL time データ タイプでの問題 
(ザイリンクス アンサー 57985) Vivado 合成 - ループのブロックをコンパイルしている間にツールが停止する 
(ザイリンクス アンサー 58022) Vivado 合成 - VHDL レコード タイプの信号のネットリスト名が変更になっている
(ザイリンクス アンサー 57727) Vivado 合成 - MARK_DEBUG でネット名が保持されない
(ザイリンクス アンサー 56467) Vivado 合成 - mark_debug 属性をサブモジュールのいくつかのポートに適用すると、Vivado インターフェイスに割り当てられていないデバッグ ネットが表示される
(ザイリンクス アンサー 56456) Vivado 合成 - HDL ファイルの手動設定方法
(ザイリンクス アンサー 56457) Vivado 合成 - 読み出しアドレスと出力データが HDL コードでレジスタを介している場合最適なブロック RAM が Vivado 合成で自動推論されるか
(ザイリンクス アンサー 55914) Vivado 合成 - プロジェクト モードおよび非プロジェクト モードでのインクルード ファイルの検索順
(ザイリンクス アンサー 54074) Vivado 合成 - EDIF モジュールに対し合成で「Module not found」というエラー メッセージが表示される
(ザイリンクス アンサー 55989) Vivado 合成 - ザイリンクス IP が完全にフラット化されない
(ザイリンクス アンサー 56371) Vivado 合成 - 合成中の XDC 制約処理時間をスピードアップさせる方法
(ザイリンクス アンサー 56370) Vivado 合成 - synth_design TCL コマンドの -verbose オプションが正しく機能しない
(ザイリンクス アンサー 55942) Vivado - Vivado 合成 - EDIF/NGC ファイルの入力が未接続のままになっている
(ザイリンクス アンサー 55203) Vivado - 2013.x Vivado 合成 - -directive オプションの RuntimeOptimized 設定の目的
(ザイリンクス アンサー 55224) Vivado - 2013.x Vivado 合成 - -mode オプションの out_of_context 設定の目的
(ザイリンクス アンサー 55225) Vivado - Vivado 合成 - 初期開発サイクルで長い制約検証時間を回避する方法
(ザイリンクス アンサー 51502) Vivado 合成 - VHDL-2008 サポート予定時期
(ザイリンクス アンサー 51163) Vivado 合成 - EDIF ネットリスト ファイルに対して MAX_FANOUT 合成属性はサポートされない
(ザイリンクス アンサー 55302) Vivado 合成 - 実行時間を短縮するための HDL コード記述方法
(ザイリンクス アンサー 55135) Vivado 合成 - サポートされない SystemVerilog コンストラクト
(ザイリンクス アンサー 55196) Vivado 合成 - DSP48 の推論でサポートされていない機能
(ザイリンクス アンサー 55194) Vivado 合成 - SystemVerilog に関する最良事例
(ザイリンクス アンサー 54551) Vivado 合成 - Vivado 合成でのインポートされたコア ネットリスト処理方法
(ザイリンクス アンサー 53524) Vivado 合成 - 個別に宣言されていて、DSP48 の出力レジスタ バスとして使用されている複数のレジスタは結合されるか
(ザイリンクス アンサー 53505) Vivado 2012.x - Vivado 合成 - 非同期リセット出力レジスタに対してブロック RAM が推論されるか
(ザイリンクス アンサー 53507) Vivado 2012.x - Vivado 合成 - 3 次元以上の多次元配列に対してブロック RAM が推論されるか
(ザイリンクス アンサー 52335) Vivado 合成を使用してボトムアップ合成を実行する際の推奨事項
(ザイリンクス アンサー 52333) ブロック RAM メモリを推論する HDL コード内に 3 つ以上のクロックがあると、Vivado 合成で「ERROR: [Synth 8-2914] Unsupported RAM template」というエラー メッセージが表示される
(ザイリンクス アンサー 52331) Vivado 合成でメモリのモデル化およびブロック RAM の推論に VHDL レコード型はサポートされるか
(ザイリンクス アンサー 52304) Vivado 合成での IEEE MATH_REAL および PROPOSED パッケージ ライブラリのサポート
(ザイリンクス アンサー 52303) Vivado 合成でのリセット可能なメモリ アレイのサポート
(ザイリンクス アンサー 52301) Vivado 合成での READ_CORES のサポート
(ザイリンクス アンサー 46743) flatten_hierarchy を none に設定した場合に Vivado 合成で下位モジュールのトライステート ロジックを推論できるか
(ザイリンクス アンサー 52086) Vivado 合成 - 「WARNING: [Synth 8-1824] circular dependency found for file <name>.vhd  while ordering」という警告メッセージが表示される
(ザイリンクス アンサー 47454) Vivado 合成 - Vivado 合成で VHDL エンティティでの work ライブラリを使用した Verilog モジュールのインスタンシエートはサポートされるか
(ザイリンクス アンサー 51087) Vivado 合成ツールでの物理制約のサポート
(ザイリンクス アンサー 51088) 完全なデュアル ポート RAM のコードで両方のポートが同じ always/process ブロックで指定されている場合に Vivado 合成で RAM が生成されるか
(ザイリンクス アンサー 60194) Vivado 合成 - 最適化により CARRY4 入力が間違って接続される

2013.4 Vivado 合成で修正された問題

(ザイリンクス アンサー 58007) Vivado 合成 - control_set_opt_threshold について
(ザイリンクス アンサー 57972) Vivado 合成 - SystemVerilog コードの構文エラーのために合成が停止する
(ザイリンクス アンサー 60079) 2013.3 Vivado 合成 - HDL でデバッグ コアに接続された定数のロジック信号が保持されない

2013.3 Vivado 合成の既知の問題

(ザイリンクス アンサー 57981) Vivado 合成 - 入力側に互換性のないインターフェイスがある場合に ROM をブロック RAM にパックする方法
(ザイリンクス アンサー 57983) Vivado 合成 - タイミング制約を緩やかに設定するとブロック RAM ではなく LUTRAM が選択される
(ザイリンクス アンサー 57959) Vivado 合成 - RAM 出力が 1 つのレジスタ バスの一部を駆動しているとブロック RAM が自動推論されない
(ザイリンクス アンサー 57963) Vivado 合成 - ブラック ボックスの未接続ピン
(ザイリンクス アンサー 57975) Vivado 合成 - SystemVerilog のパックされていないアレイを使用するときのインスタンス アレイでの問題
(ザイリンクス アンサー 57984) Vivado 合成で $clog2 ファンクションはサポートされているか
(ザイリンクス アンサー 56211) Vivado 合成でレジスタ宣言を使用した 2 次元のアレイ初期化はサポートされているか
(ザイリンクス アンサー 57972) Vivado 合成 - SystemVerilog コードの構文エラーのために合成が停止する
(ザイリンクス アンサー 57964) Vivado 合成 - VHDL Time データ型の問題
(ザイリンクス アンサー 57985) Vivado 合成 - ループのブロックのコンパイル中にツールが停止する
(ザイリンクス アンサー 58007) Vivado 合成 - control_set_opt_threshold について
(ザイリンクス アンサー 58022) Vivado 合成 - VHDL レコード型からの信号のネットリスト名の変更について
(ザイリンクス アンサー 57727) Vivado 合成 - mark_debug でネット名が保持されない
(ザイリンクス アンサー 56467) Vivado 合成 - mark_debug 属性の下位モジュールの一部のポートに適用されると Vivado GUI に割り当てのないデバッグ ネットが表示される
(ザイリンクス アンサー 56456) Vivado 合成 - HDL ファイルの手動設定方法
(ザイリンクス アンサー 56457) Vivado 合成 - 読み出しアドレスと出力データが HDL コードでレジスタを介している場合最適なブロック RAM が Vivado 合成で自動推論されるか
(ザイリンクス アンサー 55914) Vivado 合成 - プロジェクト モードおよび非プロジェクト モードでのインクルード ファイルの検索順
(ザイリンクス アンサー 54074) Vivado 合成 - EDIF モジュールに対し合成で「Module not found」というエラー メッセージが表示される
(ザイリンクス アンサー 55989) Vivado 合成 - ザイリンクス IP が完全にフラット化されない
(ザイリンクス アンサー 56371) Vivado 合成 - 合成中の XDC 制約処理時間をスピードアップさせる方法
(ザイリンクス アンサー 56370) Vivado 合成 - synth_design TCL コマンドの -verbose オプションが正しく機能しない
(ザイリンクス アンサー 55942) Vivado - Vivado 合成 - EDIF/NGC ファイルの入力が未接続のままになっている
(ザイリンクス アンサー 55203) Vivado - 2013.x Vivado 合成 - -directive オプションの RuntimeOptimized 設定の目的
(ザイリンクス アンサー 55224) Vivado - 2013.x Vivado 合成 - -mode オプションの out_of_context 設定の目的
(ザイリンクス アンサー 55225) Vivado - Vivado 合成 - 初期開発サイクルで長い制約検証時間を回避する方法
(ザイリンクス アンサー 51502) Vivado 合成 - VHDL-2008 サポート予定時期
(ザイリンクス アンサー 51163) Vivado 合成 - EDIF ネットリスト ファイルに対して MAX_FANOUT 合成属性はサポートされない
(ザイリンクス アンサー 55302) Vivado 合成 - 実行時間を短縮するための HDL コード記述方法
(ザイリンクス アンサー 55135) Vivado 合成 - サポートされない SystemVerilog コンストラクト
(ザイリンクス アンサー 55196) Vivado 合成 - DSP48 の推論でサポートされていない機能
(ザイリンクス アンサー 55194) Vivado 合成 - SystemVerilog に関する最良事例
(ザイリンクス アンサー 54551) Vivado 合成 - Vivado 合成でのインポートされたコア ネットリスト処理方法
(ザイリンクス アンサー 53524) Vivado 合成 - 個別に宣言されていて、DSP48 の出力レジスタ バスとして使用されている複数のレジスタは結合されるか
(ザイリンクス アンサー 53505) Vivado 2012.x - Vivado 合成 - 非同期リセット出力レジスタに対してブロック RAM が推論されるか
(ザイリンクス アンサー 53507) Vivado 2012.x - Vivado 合成 - 3 次元以上の多次元配列に対してブロック RAM が推論されるか
(ザイリンクス アンサー 52335) Vivado 合成を使用してボトムアップ合成を実行する際の推奨事項
(ザイリンクス アンサー 52333) ブロック RAM メモリによって推論されている HDL コード内に 3 つ以上のクロックがあると、Vivado 合成で「ERROR: [Synth 8-2914] Unsupported RAM template」というエラー メッセージが表示される
(ザイリンクス アンサー 52331) メモリのモデル化およびブロック RAM の自動推論用に VHDL レコード タイプは Vivado 合成でサポートされるか
(ザイリンクス アンサー 52304) Vivado 合成での IEEE MATH_REAL および PROPOSED パッケージ ライブラリのサポート
(ザイリンクス アンサー 52303) Vivado 合成でのリセット可能なメモリ アレイのサポート
(ザイリンクス アンサー 52301) Vivado 合成での READ_CORES のサポート
(ザイリンクス アンサー 46743) Vivado 合成で -flatten_hierarchy を none に設定した場合の下位デザインのトライステート ロジックの推論
(ザイリンクス アンサー 52086) Vivado 合成 - 「WARNING: [Synth 8-1824] circular dependency found for file <name>.vhd  while ordering」という警告メッセージが表示される
(ザイリンクス アンサー 47454) Vivado 合成 - Vivado 合成で VHDL エンティティでの work ライブラリを使用した Verilog モジュールのインスタンシエートはサポートされるか
(ザイリンクス アンサー 51087) Vivado 合成ツールでの物理制約のサポート
(ザイリンクス アンサー 51088) 完全なデュアル ポート RAM のコードで両方のポートが同じ always/process ブロックで指定されている場合に Vivado 合成で RAM が生成されるか
(ザイリンクス アンサー 60079) 2013.3 Vivado 合成 - HDL でデバッグ コアに接続されている、定数値の信号が保持されていない


2013.3 Vivado 合成で修正された問題

(ザイリンクス アンサー 52264) Vivado 合成における読み出し/書き込みポート幅が非対称のブロック RAM 推論のサポート
(ザイリンクス アンサー 56498) 2013.2 Vivado 合成 - shreg_extract 属性が yes に設定されているのにもかかわらず、クロック イネーブルを含む HDL デザインに対しシフト レジスタが推論されない
(ザイリンクス アンサー 53956) Vivado - Vivado 合成 - シフト レジスタの抽出方法と SRL 推論におけるチェーンの深さのしきい値の制御方法
(ザイリンクス アンサー 57980) 2013.2: Vivado 合成で間違ったロジックが生成され、出力ポートがグランドに接続される

2013.2 Vivado 合成の既知の問題

(ザイリンクス アンサー 56498) 2013.2 Vivado 合成 - shreg_extract 属性が yes に設定されているのにもかかわらず、クロック イネーブルを含む HDL デザインに対しシフト レジスタが推論されない
(ザイリンクス アンサー 56467) Vivado 合成 - mark_debug 属性をサブモジュールのいくつかのポートに適用すると、Vivado インターフェイスに割り当てられていないデバッグ ネットが表示される
(ザイリンクス アンサー 56456) Vivado 合成 - HDL ファイルの手動設定方法
(ザイリンクス アンサー 56457) Vivado 合成 - 読み出しアドレスと出力データが HDL コードでレジスタを介している場合最適なブロック RAM が Vivado 合成で自動推論されるか
(ザイリンクス アンサー 55914) Vivado 合成 - プロジェクト モードおよび非プロジェクト モードでのインクルード ファイルの検索順
(ザイリンクス アンサー 54074) Vivado 合成 - EDIF モジュールに対し合成で「Module not found」というエラー メッセージが表示される
(ザイリンクス アンサー 55989) Vivado 合成 - ザイリンクス IP が完全にフラット化されない
(ザイリンクス アンサー 56371) Vivado 合成 - 合成中の XDC 制約処理時間をスピードアップさせる方法
(ザイリンクス アンサー 56370) Vivado 合成 - synth_design TCL コマンドの -verbose オプションが正しく機能しない
(ザイリンクス アンサー 55942) Vivado - Vivado 合成 - EDIF/NGC ファイルの入力が未接続のままになっている
(ザイリンクス アンサー 55203) Vivado - 2013.x Vivado 合成 - -directive オプションの RuntimeOptimized 設定の目的
(ザイリンクス アンサー 55224) Vivado - 2013.x Vivado 合成 - -mode オプションの out_of_context 設定の目的
(ザイリンクス アンサー 55225) Vivado - Vivado 合成 - 初期開発サイクルで長い制約検証時間を回避する方法
(ザイリンクス アンサー 51502) Vivado 合成 - VHDL-2008 サポート予定時期
(ザイリンクス アンサー 51163) Vivado 合成 - EDIF ネットリスト ファイルに対して MAX_FANOUT 合成属性はサポートされない
(ザイリンクス アンサー 55302) Vivado 合成 - 実行時間を短縮するための HDL コード記述方法
(ザイリンクス アンサー 55135) Vivado 合成 - サポートされない SystemVerilog コンストラクト
(ザイリンクス アンサー 55196) Vivado 合成 - DSP48 の推論でサポートされていない機能
(ザイリンクス アンサー 55194) Vivado 合成 - SystemVerilog に関する最良事例
(ザイリンクス アンサー 53956) Vivado - Vivado 合成 - シフト レジスタの抽出方法と SRL 推論におけるチェーンの深さのしきい値の制御方法
(ザイリンクス アンサー 54551) Vivado 合成 - Vivado 合成でのインポートされたコア ネットリスト処理方法
(ザイリンクス アンサー 53524) Vivado 合成 - 個別に宣言されていて、DSP48 の出力レジスタ バスとして使用されている複数のレジスタは結合されるか
(ザイリンクス アンサー 53505) Vivado 2012.x - Vivado 合成 - 非同期リセット出力レジスタに対してブロック RAM が推論されるか
(ザイリンクス アンサー 53507) Vivado 2012.x - Vivado 合成 - 3 次元以上の多次元配列に対してブロック RAM が推論されるか
(ザイリンクス アンサー 52335) Vivado 合成を使用してボトムアップ合成を実行する際の推奨事項
(ザイリンクス アンサー 52333) ブロック RAM メモリによって推論されている HDL コード内に 3 つ以上のクロックがあると、Vivado 合成で「ERROR: [Synth 8-2914] Unsupported RAM template」というエラー メッセージが表示される
(ザイリンクス アンサー 52331) メモリのモデル化およびブロック RAM の自動推論用に VHDL レコード タイプは Vivado 合成でサポートされるか
(ザイリンクス アンサー 52304) Vivado 合成での IEEE MATH_REAL および PROPOSED パッケージ ライブラリのサポート
(ザイリンクス アンサー 52303) Vivado 合成でのリセット可能なメモリ アレイのサポート
(ザイリンクス アンサー 52301) Vivado 合成での READ_CORES のサポート
(ザイリンクス アンサー 52264) Vivado 合成は、読み出し/書き込みポート幅が非対称の BRAM インターフェイスをサポートするか
(ザイリンクス アンサー 46743) -flatten_hierarchy を none に設定した場合に Vivado 合成で下位デザインのトライステート ロジックを推論できるか
(ザイリンクス アンサー 52086) Vivado 合成 - 「WARNING: [Synth 8-1824] circular dependency found for file <name>.vhd  while ordering」という警告メッセージが表示される
(ザイリンクス アンサー 47454) Vivado 合成 - Vivado 合成で VHDL エンティティでの work ライブラリを使用した Verilog モジュールのインスタンシエートはサポートされるか
(ザイリンクス アンサー 51087) Vivado 合成ツールでの物理制約のサポート
(ザイリンクス アンサー 51088) 完全なデュアル ポート RAM のコードで両方のポートが同じ always/process ブロックで指定されている場合に Vivado 合成で RAM が生成されるか
(ザイリンクス アンサー 57980) 2013.2: Vivado 合成で間違ったロジックが生成され、出力ポートがグランドに接続される

2013.2 Vivado 合成で修正された問題

(ザイリンクス アンサー 51237) Vivado 合成 - 安全なインプリメンテーションがない場合に推奨される default 文の使用方法
(ザイリンクス アンサー 55687) Vivado - Vivado 合成 - 「PartitioningDoubleBuffer just destructed was checked out in ..\callPartitioner.cxx:159...」というエラー メッセージが表示される
(ザイリンクス アンサー 53519) Vivado 2012.x - Vivado 合成 - FSM 抽出をオンにした場合のステート マシン レジスタの KEEP または DONT_TOUCH の処理
(ザイリンクス アンサー 53546) Vivado 2012.x - Vivado 合成 - KEEP または syn_keep 属性を含むマルチビット レジスタが 3 つ以上のプロセスまたは always ブロック文にビット スライスで割り当てられていると、Vivado 合成で複数のドライバーが生成される
(ザイリンクス アンサー 52307) Vivado 合成での FSM 抽出のデフォルト サポート
(ザイリンクス アンサー 54907) Vivado 合成 - プライオリティ マルチプレクサーを含む HDL コードが最適化によりパラレル マルチプレクサーに変換され、不正なロジックが生成される
(ザイリンクス アンサー 52305) Vivado 合成での LUT 結合のデフォルト サポート
(ザイリンクス アンサー 53503) Vivado 2012.x - Vivado 合成 - ヌル範囲のサポート
(ザイリンクス アンサー 52300) Vivado - Vivado 合成 - Vivado 合成は System Verilog インターフェイスからのインポート (System Verilog 機能およびタスク) をサポートしているか

2013.1 Vivado 合成の既知の問題

(ザイリンクス アンサー 55687) Vivado - Vivado 合成 - 「PartitioningDoubleBuffer just destructed was checked out in ..\callPartitioner.cxx:159......」というエラー メッセージが表示される
(ザイリンクス アンサー 55942) Vivado - Vivado 合成 - EDIF/NGC ファイルの入力が未接続のままになっている
(ザイリンクス アンサー 55203) Vivado - 2013.x Vivado 合成 - -directive オプションの RuntimeOptimized 設定の目的
(ザイリンクス アンサー 55224) Vivado - 2013.x Vivado 合成 - -mode オプションの out_of_context 設定の目的
(ザイリンクス アンサー 55225) Vivado - Vivado 合成 - 初期開発サイクルで長い制約検証時間を回避する方法
(ザイリンクス アンサー 51502) Vivado での VHDL-2008 サポート予定時期
(ザイリンクス アンサー 51163) Vivado - Vivado 合成 - EDIF ネットリスト ファイルに対して MAX_FANOUT 合成属性はサポートされない
(ザイリンクス アンサー 55302) Vivado - Vivado 合成 - ランタイムを短縮するための HDL コード記述方法
(ザイリンクス アンサー 55135) Vivado - Vivado 合成 - サポートされていない SystemVerilog 構文
(ザイリンクス アンサー 55196) Vivado - Vivado 合成 - DSP48 の推論でサポートされていない機能
(ザイリンクス アンサー 55194) Vivado - Vivado 合成 - SystemVerilog に関する優良事例
(ザイリンクス アンサー 53956) Vivado - Vivado 合成 - シフト レジスタの抽出方法と SRL 推論におけるチェーンの深さのしきい値の制御方法
(ザイリンクス アンサー 54551) Vivado - Vivado 合成 - インポートされたコア ネットリストの処理方法
(ザイリンクス アンサー 53524) Vivado 合成 - 個別に宣言されていて、DSP48 の出力レジスタ バスとして使用されている複数のレジスタは結合されるか
(ザイリンクス アンサー 53505) Vivado 2012.x - Vivado 合成 - 非同期リセット出力レジスタに対してブロック RAM が推論されるか
(ザイリンクス アンサー 53507) Vivado 2012.x - Vivado 合成 - 3 次元以上の多次元配列に対してブロック RAM が推論されるか
(ザイリンクス アンサー 52335) Vivado 合成を使用してボトムアップ合成を実行する際の推奨事項
(ザイリンクス アンサー 52333) ブロック RAM メモリによって推論されている HDL コード内に 3 つ以上のクロックがあると、Vivado 合成で「ERROR: [Synth 8-2914] Unsupported RAM template」というエラー メッセージが表示される
(ザイリンクス アンサー 52331) メモリのモデル化およびブロック RAM の自動推論用に VHDL レコード タイプは Vivado 合成でサポートされるか
(ザイリンクス アンサー 52304) Vivado 合成での IEEE MATH_REAL および PROPOSED パッケージ ライブラリのサポート
(ザイリンクス アンサー 52303) Vivado 合成でのリセット可能なメモリ アレイのサポート
(ザイリンクス アンサー 52301) Vivado 合成での READ_CORES のサポート
(ザイリンクス アンサー 52264) Vivado 合成は、読み出し/書き込みポート幅が非対称の BRAM インターフェイスをサポートするか
(ザイリンクス アンサー 46743) -flatten_hierarchy を none に設定した場合に Vivado 合成で下位デザインのトライステート ロジックを推論できるか
(ザイリンクス アンサー 52086) Vivado 合成 - 「WARNING: [Synth 8-1824] circular dependency found for file <name>.vhd  while ordering」という警告メッセージが表示される
(ザイリンクス アンサー 47454) Vivado 合成 - Vivado 合成で VHDL エンティティでの work ライブラリを使用した Verilog モジュールのインスタンシエートはサポートされるか
(ザイリンクス アンサー 51087) Vivado 合成ツールでの物理制約のサポート
(ザイリンクス アンサー 51088) 完全なデュアル ポート RAM のコードで両方のポートが同じ always/process ブロックで指定されている場合に Vivado 合成で RAM が生成されるか
(ザイリンクス アンサー 51237) Vivado 合成 - 安全なインプリメンテーションがない場合に推奨される default 文の使用方法

2013.1 Vivado 合成で修正された問題

(ザイリンクス アンサー 57976) Vivado 合成で wand、wor、triand、trior のデータ型はサポートされているか
(ザイリンクス アンサー 53519) Vivado 2012.x - Vivado 合成 - FSM 抽出をオンにした場合のステート マシン レジスタの KEEP または DONT_TOUCH の処理
(ザイリンクス アンサー 53546) Vivado 2012.x - Vivado 合成 - KEEP または syn_keep 属性を含むマルチビット レジスタが 3 つ以上のプロセスまたは always ブロック文にビット スライスで割り当てられていると、Vivado 合成で複数のドライバーが生成される
(ザイリンクス アンサー 52307) Vivado 合成での FSM 抽出のデフォルト サポート
(ザイリンクス アンサー 54907) Vivado 合成 - プライオリティ マルチプレクサーを含む HDL コードが最適化によりパラレル マルチプレクサーに変換され、不正なロジックが生成される
(ザイリンクス アンサー 52305) Vivado 合成での LUT 結合のデフォルト サポート
(ザイリンクス アンサー 53503) Vivado 2012.x - Vivado 合成 - ヌル範囲のサポート
(ザイリンクス アンサー 52300) Vivado - Vivado 合成 - Vivado 合成は System Verilog インターフェイスからのインポート (System Verilog 機能およびタスク) をサポートしているか

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
55764 Vivado - 2013.x Vivado 合成 - RAM_STYLE 属性を大文字で指定すると機能しない N/A N/A
AR# 55334
日付 10/08/2014
ステータス アクティブ
種類 既知の問題
ツール 詳細 概略
People Also Viewed