UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55529

7 Series Integrated Block for PCI Express v1.9/v2.0 - CDC (Clock Domain Crossing) の問題

説明

問題の発生したバージョン : v1.9/v2.0
修正バージョンおよびその他の既知の問題 : v1.9 では (ザイリンクス アンサー 40469) を参照
                                                                      v2.0 では (ザイリンクス アンサー 54643) を参照

次のファイルの一部の信号に CDC の問題があります。

pcie_7x_0_pipe_wrapper.v
pcie_7x_0_pipe_sync.v
pcie_7x_0_pipe_reset.v
pcie_7x_0_gtp_pipe_reset.v

ソリューション

これは CDC (Clock Domain Crossing) レポートに現れる可能性のある既知の問題ですが、影響を受ける信号のデザインでの使用方法により、ハードウェアでは問題は発生しません。このコアの次のリリースで RTL の修正を提供する予定です。この問題が原因で機能上の問題が発生することはないので、この問題は無視しても問題はありません。ただし、2013.2 での次のリリースでこのコアをアップデートすることを推奨します。新しいコアには CDC の修正およびその他の改善を含むラッパーが含まれています。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。


改訂履歴

2013/04/15 - 初版
2013/06/11 - 2013.2 リリースの情報を追加

AR# 55529
日付 06/19/2013
ステータス アクティブ
種類 既知の問題
IP
このページをブックマークに追加