AR# 55536

MIG 7 Series LPDDR2 のデザイン アドバイザリ - MIG で [Verify Pin Changes and Update Design] または [Fixed Pin-Out] フローを使用した場合に CK/CK# ペアの不正な配置が許容される

説明

問題の発生したバージョン : MIG 7 Series v1.9
修正バージョン : (ザイリンクス アンサー 54025) を参照

『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) に、次の LPDDR2 デザイン要件が記載されています。

  • CK を制御バイト グループの 1 つの DQSCC ペアに接続する必要があります。

MIG 7 Series LPDDR2 インターフェイスで [New Design] フローを使用した場合は、このデザイン要件に従ったピン配置が生成されますが、[Verify Pin Changes and Update Design] または [Fixed Pin-Out] を使用した場合、ツールで CK/CK# ペアの DQSCCIO ペア以外への配置が許容され、デザインが生成されてしまいます。

ソリューション

MIG 7 Series LPDDR2 を [Verify Pin Change and Update Design] または [Fixed Pin-Out] フローを使用して生成した場合、CK 信号が DQSCCIO ペアに配置されていることを必ず手動で確認してください。MIG 7 Series v2.0 から、この DRC チェックがツールに含まれ、ピン配置の違反がレポートされるようにする予定です。

改訂履歴
13/04/15 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 55536
日付 04/15/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
IP