UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55537

7 Series Integrated Block for PCI Express v1.9/v2.0 - Zynq プロダクション デバイス用のコアの生成方法

説明

問題の発生したバージョン: v1.9/v2.0
修正バージョンおよびその他の既知の問題: v1.9 は(Xilinx Answer 40469)、v2.0 は (Xilinx Answer 54643) を参照してください。

Vivado 2013.1 および ISE 14.5 デザイン ツールでは、コア カスタマイズ GUI を使用すると、Zynq デバイス用のコアの生成時に初期 ES または ES (GES) しか選択できません。Zynq プロダクション シリコンをターゲットにする方法を教えてください。

ソリューション

Zynq プロダクション シリコン用に ES (GES) オプションを使用してください。GES およびプロダクション シリコンのラッパーは両方とも同じです。GUI のオプションは次のコアのリリースで修正される予定です。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではその検証は実行されていません。

改訂履歴
2013/05/02 - 初版

AR# 55537
日付 05/18/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
ツール
  • ISE Design Suite - 14.5
  • Vivado Design Suite - 2013.1
IP
  • 7 Series Integrated Block for PCI Express (PCIe)
Boards & Kits
  • Zynq-7000 SoC Boards and Kits
このページをブックマークに追加