UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55707

14.5 EDK、Zynq-7000 - 32 ビットの HP AXI ポートを使用すると、FSBL がブートできない

説明

7045ES およびプロダクション Zynq デバイスで HP AXI ポートを 32 ビット幅で使用すると、JTAG からのアクセスがなく、FSBL がブートできずに CPU がハングします。この問題の解決方法を教えてください。

ソリューション

7045ES およびプロダクションの Zynq デバイスでは、bootROM が FPGA_RST_REG レジスタにある予約ビットをクリアしません。これらの予約ビットが 1 の場合、HP/AFI レジスタにアクセスできず、CPU がハングします。 AXI HP 64 ビットのモード設定では、ps7_init 関数はレジスタにアクセスしません。

この問題は、14.6/2013.2 以降のザイリンクス FSBL で修正される予定です。

問題を回避するには、次のコードを FSBL の ps7_init() を呼び出す関数の上に追加します。

注記 : この回避策は、バージョン 14.6/2013.2 以降では削除可能です。

#define FPGA_RESET_MASK 0xf SlcrUnlock(); Xil_Out32(FPGA_RESET_REG, FPGA_RESET_MASK); /*clear required 0 bits, leave FPGA resets active */ SlcrLock();
AR# 55707
日付 06/02/2013
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加