UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5572

CPLD XC9500 CoolRunner-II - グローバル信号 (クロック、リセット、出力イネーブル) を内部配線する方法

説明

信号を内部生成し、それをグローバル信号に配置する必要が出てくることがあります。

しかし、グローバル ピンとグローバル バッファーとの間には、使用できるロジックがありません。

チップから信号を配線して、それを該当グローバル ピンに配線するということをせずに、何かほかの方法はありますか。

ソリューション

グローバル ネットに配置する必要のある信号に、次の制約を使用します。

 

BUFG=CLK|OE|SR; 

 

警告 : XC9500/XL/XV および CoolRunner-II ファミリの場合、この制約を使用するとグローバル ピンがアクティブになります。


この方法で使用するグローバル ピンがボード上では接続されていないことを確認してください。 

 

例 :

 

内部生成されたノードをグローバル クロック バッファーに配置するには、UCF に次のように入力します。

 

net my_net BUFG=CLK; 

 

グローバル出力イネーブルの場合は、「CLK」を「OE」に、グローバル セット/リセットの場合は「CLK」を「SR」に置き換えます。 

 

グローバル クロック ピンは双方向ロジックをサポートしないため、このソリューションは CoolRunner XPLA3 デバイスを対象にはしていません。 


また、XPLA3 デバイスには、グローバル セット/リセットまたは出力イネーブル ピンはありません。 

 

CPLD に関するその他の一般的な質問がある場合は、CPLD FAQ である (ザイリンクス アンサー 24167) を参照してください。

添付ファイル

関連添付ファイル

AR# 5572
作成日 08/21/2007
最終更新日 06/27/2014
ステータス アクティブ
タイプ 一般
デバイス
  • 9500
  • 9500XL
  • 9500XL IQ
  • More
  • 9500XL XA
  • 9500XV
  • CoolRunner-II
  • CoolRunner-II XA
  • Less