UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55828

System Generator - System Generator のシミュレーションで TO_FIFO および FROM_FIFO の %FULL フラグが正しくシミュレーションされないことがある

説明

System Generator シミュレーション環境では、TO_FIFO および FROM_FIFO ブロックの %FULL フラグが正しくシミュレーションされないことがあります。

ソリューション

これはシミュレーションのみの問題で、ハードウェアでは発生しません。

この問題は、ISE System Generator 14.6 および Vivado System Generator 2013.2 で修正される予定です。
AR# 55828
日付 08/19/2014
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP - 14.1
  • System Generator for DSP - 14.2
  • System Generator for DSP - 14.3
  • More
  • System Generator for DSP - 14.4
  • System Generator for DSP - 14.5
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2012.3
  • Vivado Design Suite - 2012.2
  • Vivado Design Suite - 2012.1
  • Less
このページをブックマークに追加