UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55909

7 Series Integrated Block for PCI Express v1.9 - Artix-7 デバイスのデザインを ISE でインプリメントするとそのタイミングが満たされない場合がある

説明

問題の発生したバージョン : v1.9
修正バージョンおよび既知の問題 : (ザイリンクス アンサー 40469) を参照

Artix-7 デバイス用に 7 Series Integrated Block for PCI Express v1.9 コアを ISE 14.5 で生成しインプリメントすると、そのタイミングが満たされない場合があります。

ソリューション

これは既知の問題で、修正の予定はありません。

Vivado Design Suite で Artix-7 FPGA デザインを生成しインプリメントするようにしてください。Vivado ツールでインプリメントするとこのようなタイミングの問題は発生しません。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2013/05/23 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 55909
日付 12/17/2013
ステータス アクティブ
種類 既知の問題
IP
このページをブックマークに追加