AR# 55912

|

Kintex-7 FPGA コネクティビティ キット - MIG 7 Series v1.0 DDR3/DDR2 PRBS キャリブレーション結果が適用されない

説明

MIG 7 Series DDR3/DDR2 デザインでは、リード レベリング キャリブレーションの後に PRBS リード レベリング キャリブレーションが実行され、読み出しキャプチャ クロックの中央揃えが調整されます。MIG 7 Series v1.9 RTL では、コードのある行が不正にコメントアウトされており、PRBS リード レベリング キャリブレーション段階 (Phaser_IN ブロックへのインクリメントおよびデクリメント) の結果が適用されず、実行されなかったのと同じ結果になります。キャリブレーションでエラーは発生しませんが、PRBS リード レベリング キャリブレーションでの調整は適用されません。このため、キャリブレーション後に読み出しデータ エラーが発生する可能性があります。MIG 7 Series v1.9 の RTL を手動で変更する必要があります。

これについては、(ザイリンクス アンサー 55531) に説明されています。

ソリューション

Kintex-7 FPGA コネクティビティ キットのターゲット リファレンス デザインを実行すると、上記の動作が確認されることがあります。
その場合、Kintex-7 FPGA コネクティビティ キットのコネクティビティ ターゲット リファレンス デザインについては次の手順に従って問題を回避します。

1. k7_connectivity_trd_v1_4/design/implement/vivado フォルダーに移動します。
2. vivado -source k7_conn_gui.tcl を実行します。
3. [Open Elaborated Design] をクリックします。これにより、MIG IP が生成されます。
4. vivado_run/k7_connectivity_trd.srcs/sources_1/ip/mig_axi_mm/mig_axi_mm/user_design/rtl/phy/mig_7series_v1_9_ddr_phy_prbs_rdlvl.v モジュールに移動します。
5. mig_7series_v1_9_ddr_phy_prbs_rdlvl.v ファイル内で 228 行目を検索します。
   

//assign pi_stg2_prbs_rdlvl_cnt = prbs_dqs_cnt_r;

6. この行のコメントを解除します。
         
assign pi_stg2_prbs_rdlvl_cnt = prbs_dqs_cnt_r;

7. RTL が変更されているビットストリームを生成します。

既述の回避策を含むように生成された BIT ファイルおよび MCS ファイルは、このアンサーの最後に参考用として添付されています。
k7_connectivity_trd.bit
kc705_conn_trd.mcs

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
k7_connectivity_trd.bit 10 MB BIT
kc705_conn_trd.mcs 23 MB MCS

アンサー レコード リファレンス

マスター アンサー レコード

AR# 55912
日付 05/28/2013
ステータス アクティブ
種類 一般
Boards & Kits
People Also Viewed