AR# 56170

AXI Bridge for PCI Express v1.07.a - 100MHz または 250MHz 基準クロックを使用すると、間違った NCF および UCF 周期制約が生成される

説明

問題の発生したバージョン : v1.07a
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 44969) を参照してください。

基準クロックが 100MHz または 250MHz の AXI PCIe IP を使用する場合、REFCLK のクロック周波数を 0 または 2 にそれぞれ設定してこの AXI PCIe IP をコンフィギュレーションする必要があります。しかし、次のように間違った NCF/UCF 制約が生成されます。

次のように宣言されています。

TIMESPEC TSidentifier =PERIOD period

正しい制約は次のとおりです。

TIMESPEC TSidentifier =PERIOD TNM_reference period.

NC/UCF で次の制約が生成されます。

TIMESPEC "TS_SYSCLK" = PERIOD 100.00 MHz HIGH 50 %; for REFCLK input set to 0
TIMESPEC "TS_SYSCLK" = PERIOD 250.00 MHz HIGH 50 %; for REFCLK input set to 2

正しい制約は次のとおりです。

TIMESPEC "TS_SYSCLK" = PERIOD My_TNM_reference 100.00 MHz HIGH 50 %; for REFCLK input set to 0
TIMESPEC "TS_SYSCLK" = PERIOD My_TNM_reference 250.00 MHz HIGH 50 %; for REFCLK input set to 2

この問題を修正する方法を教えてください。

ソリューション

この問題を回避するには、まず EDK インストール ディレクトリにある AXI PCIe IP の TCL ファイルを開きます。

<XILINX_EDK>\hw\XilinxProcessorIPLib\pcores\axi_pcie_v1_05_a\data\axi_pcie_v2_1_0.tcl

行 514 を次のように変更します。

変更前 :

puts $outputFile "TIMESPEC \"TS_SYSCLK\" = PERIOD 100.00 MHz HIGH 50 %;"

変更後 :

puts $outputFile "TIMESPEC \"TS_SYSCLK\" = PERIOD \"SYSCLK\" 100 MHz HIGH 50 %;"

行 523 を次のように変更します。

変更前 :

puts $outputFile "TIMESPEC \"TS_SYSCLK\" = PERIOD 250.00 MHz HIGH 50 %;"

変更後 :

puts $outputFile "TIMESPEC \"TS_SYSCLK\" = PERIOD \"SYSCLK\" 250 MHz HIGH 50 %;"

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2013/05/29 - 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
53114 AXI Bridge for PCI Express v1.05.a - 250MHz の基準クロックを使用すると不正な UCF 制約が生成される N/A N/A
AR# 56170
日付 06/04/2013
ステータス アクティブ
種類 一般
デバイス
ツール
IP