AR# 56228

MIG 7 Series RLDRAM II / 3 - MIG IP をパッチ モードで生成すると「ERROR: [Place 30-109]」が表示されることがある

説明

問題の発生したバージョン : v1.9.a
修正バージョン : (ザイリンクス アンサー) を参照

MIG 7 Series RLDRAM v1.9.a デザインをバッチ モードで生成すると、インプリメンテーション中に次のようなエラー メッセージが表示されます。

ERROR: [Place 30-109] The following IOBs have been constrained (LOC constraint) to the I/O bank 33.
They require a voltage reference supply from the VREF pin(s) within the same I/O bank to be available.
The following VREF pins are currently locked and can't be used to supply the necessary reference
IO Standard: SioStd: SSTL12     VREF = 0.6 Termination: 0  TermDir:  In   Bank: 33 Placed GClock :
     List of placed IOBs :
        Term: clk_ref_i

     List of Occupied VREF Sites: 
        VREF Pin: W8 is occupied by term: rldiii_a[12]
        VREF Pin: AE11 is occupied by term: rldiii_a[2]

ソリューション

外部 Vref が使用されている場合は VREF ピンにはピンを配置できないので、これは有効なメッセージです。これは MIG IP をバッチ モードで生成している場合にのみ発生します。

この問題を回避するには、ピン配置違反をまず修正し、MIG のバッチまたは GUI モードで再生成します。

改訂履歴
2013/06/19 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 56228
日付 09/13/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP