AR# 56274

説明

デザインで Video IP を正しく制約する方法を教えてください。

製品ガイドには、制約例がいくつか掲載されていますが、関連する Video IP のクロック乗せ換えのあるパスがその制約適用範囲に入っていません。

ソリューション

Vivado 2013.2 デザイン ツールで Video IP に正しく制約を設定する例をいくつか紹介します。 

Vivado 2013.3 以降のバージョンでは、コアとともに配布される XDC 制約ファイルで、これらの制約は提供されています。

• すべてのクロック乗せ換えロジックを網羅するため、また、クロック入力が複数あるシステムで BUFGMUX が間違って制約されてしまうのを避けるため、次のように制約を設定することが推奨されます。

set video_clk [get_clocks -of [get_ports aclk]]

set axilite_clk [get_clocks -of [get_ports s_axi_aclk]] 

set_max_delay -from $video_clk -to [all_registers -clock $axilite_clk] -datapath_only [expr min([join [get_property PERIOD $video_clk] ,])]

set_max_delay -from $axilite_clk -to [all_registers -clock $video_clk] -datapath_only [expr min([join [get_property PERIOD $axilite_clk] ,])]

注記 : これらの制約は、同じクロック ソースに接続されている AXI4-Lite クロック (s_axi_aclk) および Video クロックを用いる Video IP コアのインスタンスには適用できません。

また、AXI4-Lite インターフェイスがディスエーブルになっている Video IP コアのインスタンスにも使用できません。

詳細は、デザイン解析およびクロージャ テクニックに関する Vivado Design Suite ユーザー ガイドを参照してください。
http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools.html

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード