AR# 56276

MIG 7 Series DDR3/2 - ハードウェアでサンプル デザインまたはトラフィック ジェネレーターを実行した場合のバス使用率が低い

説明

MIG 7 Series DDR3/DDR2 v1.9 および v2.0 のサンプル デザインでは、DDR3/2 のバス使用率が以前のバージョンと比べて、非常に低くなっています。

これはなぜですか。

ソリューション

MIG 7 Series で、MEM_ADDR_ORDER に新しい設定 (TG_TEST) が追加されました。 

これまでは、使用可能な設定は BANK_ROW_COLUMN と ROW_BANK_COLUMN の 2 つのみでした。 

TG_TEST は、ユーザー インターフェイスへのアドレスをスクランブルし、ワースト ケースのアドレス シーケンスを供給して、トラフィック ジェネレーターがアクセスするメモリ空間を増加させるために導入されました。 

たとえば、行がランクまたは列に再マップされるようになります。 

バスの使用率を増加させるには、example_top.v/.vhd で MEM_ADDR_ORDER パラメーターを BANK_ROW_COLUMN または ROW_BANK_COLUMN に変更します。

TG_TEST は MEM_ADDR_ORDER のデフォルト設定とすることを意図したものではなく、将来のリリースでは BANK_ROW_COLUMN または ROW_BANK_COLUMN (MIG 7 Series ツールの設定による) に戻す予定です。

注記 : VHDL デザインではさらに、ユーザー デザインの最上位 RTL で MEM_ADDR_ORDER が TG_TEST に設定されます。これは手動で BANK_ROW_COLUMN または ROW_BANK_COLUMN に変更する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 56276
日付 04/30/2014
ステータス アクティブ
種類 一般
デバイス
IP