UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56539

2013.2 - Vivado IP インテグレーター - mig_7series IP が AXI Interconnect に接続されているとバス インターフェイス プロパティ ID_WIDTH の不一致が生じる

説明

Vivado IP インテグレーター システムで、mig_7series IP が AXI Interconnect に接続されていると、検証中にシステム エラーとなり、次のようなエラー メッセージが表示されます。

BD 41-237] Bus Interface property ID_WIDTH does not match between /mig_7series_1/S_AXI(1) and /axi_interconnect/xbar/M00_AXI(2)

この問題の修正方法を教えてください。

ソリューション

この問題を解決するには、mig_7series IP を再カスタマイズし、インターコネクト インターフェイスと同等またはそれ以上の幅を設定する必要があります。

上記のエラー メッセージの例では、値を 2 に設定する必要があります。

次に [AXI Parameter Options] のスナップショットの例を示します。

 


 

MIG ID 幅の伝搬については Vivado 2013.3 で修正されています。

AR# 56539
日付 09/07/2017
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加