UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56584

2013.2 - Vivado IP インテグレーター - インターフェイス プロパティで AXI プロトコルを変更しても HDL ラッパーに反映されない

説明

Vivado IP インテグレーター デザインで、AXI バスを外部にし、インターフェイス プロパティで AXI プロトコルを AXI4-Lite に変更して、HDL ラッパーを作成しました。

ところが、AXI4-Lite 信号ではなく、AXI4 信号が表示されます。

ソリューション

外部 AXI インターフェイスの AXI プロトコルをアップデートするには、次の手順に従います。

  1. ブロック図で AXI ポートをハイライトします。 
  2. [External Interface Properties] ウィンドウで、[CONFIG] リストを展開して [PROTOCOL] オプションを見つけます。
  3. これを [AXI4LITE] に変更します。 
  4. [Sources] ウィンドウでブロック図を右クリックし、[Generate Output Products] をクリックして出力ファイルを再生成します。
  5. ブロック図のウィンドウの右上にある X マークをクリックし、ブロック図を閉じます。 
  6. ブロック図を再度開きます。
  7. HDL ラッパーを再生成すると、信号は正しくなります。

この問題は Vivado 2013.3 で修正されています。

AR# 56584
日付 03/23/2015
ステータス アーカイブ
種類 一般
デバイス 詳細 概略
ツール
このページをブックマークに追加