AR# 56647

AXI Memory Mapped to PCI Express v2.1 - コア制約ファイルが生成されない

説明

問題の発生したバージョン : v2.1
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 54646) を参照

ザイリンクス開発ボードをターゲットとして AXI Memory Mapped to PCI Express core v2.1 を生成すると、コア制約ファイル (XDC) が生成されません。コア制約ファイルには、コアのタイミング制約が含まれるはずです。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性はありますが、以前のバージョンではそれを検証するテストは実行されていません。

ソリューション

Vivado ツールで AXI Memory Mapped to PCI Express コアの制約ファイルを生成するときに使用される Tcl スクリプトに問題があります。この問題は、コアの今後のリリースで修正される予定です。

当面の回避策 :

1) <Xilinx install directory>/Vivado/2013.2/data/ip/xilinx/axi_pcie_v2_1/ttcl に移動します。
2) 次のファイルを検索し、次に示すように変更します。
     xilinx_pcie_2_1_7x_x#y#_xdc PCIe ハード ブロックの異なる位置それぞれに複数のファイルがあります。すべてを変更してください。
3) 次の行を検索し、Tcl ファイルから削除します (行 3 付近)。
     <: if {$xlnx_ref_board_ucf} ttcl_return :>
4) Vivado でコアを再生成します。これで、XDC ファイルが <core_name>.xci ファイル階層に表示され、コア特定のタイミング制約が含まれます。

改訂履歴
2013/08/26 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54646 AXI Bridge for PCI Express - Release Notes and Known Issues for Vivado 2013.1 and newer tool versions N/A N/A
AR# 56647
日付 08/29/2013
ステータス アクティブ
種類 一般
IP