AR# 56695

Virtex-7 FPGA コネクティビティ キット - SODIMM ピン配置

説明

VC709 の回路図 Rev 1.0 の 14 ページには、SODIMM B には 225 本のピンがあると記載されています。しかし、実際の DDR3 SODIMM には 204 本しかありません。
回路図のピン数の方が多いのはなぜですか。また、これらのピンはどのような機能を持ちますか。

ソリューション

7 シリーズ評価キット (VC709 を含む) の DDR3 SODIMM は、JEDEC の 204 ピンの SODIMM に準拠しています。
しかし、ザイリンクスは TAB マウント (SODIMM コネクタのデータシートに説明が記載) として定義された 2 本のピンと、CE テスト中の EMI の軽減に必要な SODIMM EMI ケージ/シールド用に 18 本のピンを追加しています。

したがって、次の図に示すように回路図シンボルには、追加のピンがピン 205 - 225 (TABx が 2 本、SHLDx が 18 本) として割り当てられています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51901 Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 56695
日付 07/07/2013
ステータス アクティブ
種類 一般
Boards & Kits