AR# 56777

LogiCORE IP DisplayPort v4.0 - GTH 共通ブロック Refclk が未接続になり DRC エラーが発生する

説明

DisplayPort TX コア (2.7G ライン レート、すべてデフォルト設定) を実装すると、GTH 共通ブロックの GTREFCLK0 ピンが未接続になります。 

これにより、Vivado で次のような DRC エラー メッセージが表示されます。

[Drc 23-20] Rule violation (REQP-45) must_use_ref_clock - displayport_0_tx_inst/inst/dport_tx_phy_inst/gth_wrapper_inst/gthe2_common_0_i: An input reference clock pin must be used.

ソリューション

この問題は、DisplayPort v4.1 コアで修正される予定です。

当面の間、次の手順に従って問題を回避してください。

  1. <Project_directory>\.srcs\sources_1\ip\displayport_0\displayport_0\src に移動して <core_name>_gth_7_series_wrapper_4.v を開きます。
     
  2. GTHE2_common インスタンシエーションで次の行を検索します。
      .GTREFCLK0                      (GT0_GTREFCLK0_COMMON_IN),
    該当する行を次のように変更します。
      .GTREFCLK0                      (GT0_GTREFCLK0_IN),
  3. 合成およびインプリメンテーションの実行をリセットすると、問題は発生しなくなるはずです。


Vivado LogiCORE IP DisplayPort のリリース ノートおよび既知の問題は、(ザイリンクス アンサー 54522) を参照してください。

改訂履歴
2013/7/17 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54522 LogiCORE IP DisplayPort - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 56777
日付 08/27/2014
ステータス アーカイブ
種類 一般
IP