AR# 56976

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v2.1 - PF1_SRIOV_FIRST_VF_OFFSET が正しくない

説明

問題の発生したバージョン : v2.1
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 54645) を参照

FIRST_VF_OFFSET は、関連付けられている PF ID を VF ID から差し引いて計算されます。

FIRST_VF_OFFSET = VF ID - 関連 PF ID

PF0 の FIRST_VF_OFFSET は常に 64 です。最初の VF の VF ID は 64、PF0 ID は 0 です。したがって、PF0 の FIRST_VF_OFFSET = (VF ID - 関連 PF ID) = 64 - 0 = 64 となります。

PF1 の FIRST_VF_OFFSET も同様に計算されます。

PF1 の FIRST_VF_OFFSET = (PF1 に付随している最初の VF の VF ID - 関連 PF ID) = (PF1 に付随している最初の VF の VF ID - 1)

たとえば、4 つの VF が PF0 に付随していて、2 つの VF が PF1 に付随している場合、VF ID は次のようになります。

VF0 - 64 (PF0 に付随)
VF1 - 65 (PF0 に付随)
VF2 - 66 (PF0 に付随)
VF3 - 67 (PF0 に付随)
VF4 - 68 (PF1 に付随)
VF5 - 69 (PF1 に付随)

PF1 の FIRST_VF_OFFSET は (68 - 1 = 67) と計算されます。ただし、Virtex-7 FPGA Gen3 Integrated Block for PCI Express v2.1 コアを生成すると、この値は 68 に間違って設定されます。

ソリューション

これは既知の問題で、コアの今後のリリースで修正される予定です。

この問題を回避するには、ソース ファイルで PF1_SRIOV_VF_OFFSET 属性を正しい値に設定してください。

注記 :

  • この問題は v2.2 コアで修正されていますが、GUI では 68 と表示されます。値はソース ファイルで正しく設定されます。GUI での問題は、コアの今後のリリースで修正される予定です。
  • 「問題の発生したバージョン」とは、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは行われていません。

改訂履歴
2013/08/04 - 初版
2013/12/18 - v2.2 での問題に関する記述を追加

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54645 Virtex-7 FPGA Gen3 Integrated Block for PCI Express - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 56976
日付 12/09/2013
ステータス アクティブ
種類 既知の問題
IP