AR# 56989

説明

Vivado ツールで AXI VDMA v6.0 を使用してビヘイビアー シミュレーションを実行しようとすると、次のようなエラー メッセージが表示されます。

FAILURE : Behavioral models do not support built-in FIFO configurations. Please use post-synthesis or post-implement simulation in Vivado.

合成後シミュレーションはビヘイビアー シミュレーションよりも低速で、デザイン階層の可視性が低くなります。 

この問題を回避する別のよい方法はありますか。

ソリューション

別の回避策として、次の tcl コマンドを実行してください。

set_property -dict [list CONFIG.Component_Name {axi_vdma_0 } CONFIG.c_enable_debug_all {1}] [get_ips axi_vdma_0]

このコマンドは、VDMA のカスタマイズ中に tcl コンソールで適用します。 

正しく適用されたら、コア用の出力ファイルを再生成する必要があります。

このコマンドによって BUILT_IN FIFO が、ビヘイビアー シミュレーションをサポートするブロック RAM FIFO に置き換えられます。

注記 :

1) ブロック RAM FIFO をインプリメンテーションに使用するとリソース ペナルティが生じるため、この回避策はシミュレーションにのみ適用することを推奨します。

2) ビルトイン FIFO は、非同期モード用にコンフィギュレーションされているコアによってのみ使用されます。

アンサー レコード リファレンス

マスター アンサー レコード