AR# 57109

|

Vivado 制約 - 差動クロック ペアおよびデータ ペアの制約方法

説明

Vivado での差動クロックの制約方法を教えてください。

各ポート (P 側と N 側) にクロックを作成する必要がありますか。

P 側と N 側の両方に対してクロックを作成すると、どうなりますか。

また、差動データ ポートに入力遅延制約および出力遅延制約を制約する場合も P 側と N 側の両方に設定する必要がありますか。

ソリューション

制約を設定する必要があるのは、差動ポートの P 側のみです。

ツールにより、IBUFGDS インスタンスの出力に制約が伝搬されます。

両側を制約すると、2 つの別々のクロック定義と認識され、これらのクロック間のパスが解析されます。

これにより、不正な要件が作成されます。


同様に、差動データ ポートの入力遅延制約および出力遅延制約も P 側のみに設定します。

N 側のパスの解析は、P 側のパスとまったく同じです。
AR# 57109
日付 05/15/2015
ステータス アクティブ
種類 一般
ツール
People Also Viewed