UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57260

ザイリンクス HSSIO ソリューション センター - トランシーバー デザイン インプリメンテーションのデザイン アシスタント

説明

ユーザー指定のデザイン要件に基づいてトランシーバー ウィザードで IP を生成したら、サンプル デザインを生成、テストし、ユーザーのデザインに含める必要があります。このアンサーは、ISE および Vivado デザイン ツールでのサンプル デザイン生成プロセスの概要を説明します。最新版のウィザードのユーザー ガイドには、ウィザードでのそれぞれのオプションについて詳しく説明があります。7 シリーズ FPGA のトランシーバー ウィザードの詳細は、 『LogiCORE IP 7 シリーズ FPGA トランシーバー ウィザード ユーザー ガイド v2.6』 (UG769) を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/gtwizard/v2_6/ug769_gtwizard.pdf

ウィザードで生成されるサンプル デザインの主な特徴は次のとおりです。

  • サンプル デザインは完全にインプリメンテーション可能で、HDL ソース、UCF (または XDC) 制約ファイル、VIO、ICON、ILA コアの ChipScope ネットリストが含まれています。
  • HDL ソースには GT ラッパーおよび、ユーザー ロジック ジェネレーター、リセット シーケンス コントローラー、データ フレーム ジェネレーターやチェッカーなど、サンプルのユーザー ロジックがいくつか含まれています。
  • デザイン内での GT トランシーバー使用方法を理解するには、サンプル デザインを手始めに使用すると便利です。
  • サンプル デザインをシステム デザイン全体に統合するときは、できる限りそのままの状態で統合するように注意してください。そうすると、新しくコード リリースがあったときにアップデートが簡単で、特に新しいシリコン リリースがあった場合には便利です。
  • シミュレーション、合成、インプリメンテーション、ハードウェア テストなどすべての FPGA デザイン ステージでサンプルとして使用できます。

注記 : このアンサーはザイリンクス HSSIO ソリューション センター(ザイリンクス アンサー 37181) の一部です。 ザイリンクス HSSIO ソリューション センターには、HSSIO に関連する質問への回答が掲載されています。デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス HSSIO ソリューション センターから情報を入手してください。

ソリューション

デザインの生成

1) ISE フローのコマンド ライン モードでサンプル デザインをインプリメントするには」次の手順にしたがってください。

a) 環境変数の設定

  • PATH 変数に実行ファイルのフォルダーを追加する必要があります。
  • たとえば、Windows 64 ビット OS にデフォルトのディレクトリ設定で ISE をインストールする場合、次のような PATH 変数へのパスを追加します。
  • C:\Xilinx\14.2\ISE_DS\ISE\bin\nt64
  • Linux OS の場合は、この実行ファイルのフォルダーは既に PATH 変数に追加されているのが一般的です。

b) すべてのポートに LOC 制約を追加

  • example_design フォルダーにある <core name>_top.ucf ファイルを開き、<core name>_top.v で定義されているすべての入力および出力ポートに LOC 制約を追加する必要があります。
  • 基準クロック差動ペアの LOC 制約は既に追加されているはずです。GT トランシーバーのロケーションは既に定義されているので、TXP、TXN、RXP、RXN の LOC 制約は不要です。
  • 残りのポートだけに LOC 制約を追加します。

c) ウィザードで生成されたスクリプトを実行

  • Linux ターミナルで DOC プロンプトを開きます。
  • ../implement フォルダーにディレクトリを移動します。
  • Windows の場合は implement.bat、Linux の場合は ./implement.sh を実行します。
  • ビット ファイルおよびインプリメンテーション結果は results フォルダーに保存されます。

2) ISE GUI でサンプル デザインをインプリメントするには次の手順にしたがってください。

a) ISE GUI ツールを開きます。

b) GT ウィザードで生成された XISE ファイルを開きます。

c) <core name>_exdes.ucf ファイルを開き、<core name>_exdes.v ファイルで定義されているすべての I/O に LOC および IOSTANDARD 制約を追加します。

d) [Processes] ペインで [Generate Programming File] をダブルクリックします。

3) Vivado フローのコマンド ライン モードでサンプル デザインをインプリメントするには次の手順にしたがってください。

a) 前出の ISE のコマンド ライン フローと同じように、環境変数を設定します。

b) サンプル デザインの最上位で定義されているポートすべてに LOC および IOSTANDARD 制約を XDC ファイルで追加します。

c) GT ウィザードで生成されたスクリプトを実行します。

Vivado GUI でサンプル デザインをインプリメントするには次の手順にしたがってください。

a) Vivado の New Project Wizard で新しいプロジェクトを作成します。

  • この時点では次のスナップショットにあるようにソース ファイルを指定せずに RTL プロジェクトを選択します。
    57260_1.png
    57260_1.png

b) ターゲット パーツを選択します。

57260_2.png
57260_2.png

 

c) (ザイリンクス アンサー 57259) で説明されているようにウィザードを使用してトランシーバー IP を生成します。  

57260_5.png
57260_5.png



d) [Sources] ペインで XCI ファイルを右クリックし、[Generate] をクリックします。

57260_6.png
57260_6.png


e) 開いたダイアログ ボックスで [Instantiation Template] および [Synthesis] の両方をオンにします。

57260_7.png
57260_7.png


f) Alt + A キーを押して Adding Sources Wizard を起動し、[Add or Create Design Source] をオンにします。

57260_8.png
57260_8.png


g) example_design フォルダーおよび必要な RTL ファイルを追加します。

57260_10.png
57260_10.png


h) Alt + A をもう 1 度押して制約を追加します。

57260_11.png
57260_11.png


57260_12.png
57260_12.png


i) XDC ファイルをダブルクリックし、トランシーバー ポート以外のポートすべてに LOC および IOSTANDARD 制約を追加します。

j) Flow Navigator で合成およびインプリメンテーションをそれぞれ実行して、インプリメンテーション プロセスを完了させます。


デザイン インプリメンテーション

1) ISE でのインプリメンテーション

a) ラッパー ファイルおよび UCF 制約を生成するため CORE Generator で GT ウィザードを使用します。

b) example_design フォルダーに 2 つの UCF ファイルが生成されています。1 つは <core_name>_top.ucf または <core_name>_exdes.ucf という名前になっています。もう 1 つは gt_attribute.ucf です。

- 一般的には RTL GT ラッパーが使用できないネットリスト デザインでは gt_attribute.ucf のみが使用されます。

- RTL GT ラッパーが使用できる場合は、gt_attribute.ucf を無視しても問題がないのでデザインに追加する必要はありません。

c) ISE プロジェクトで <core_name>_top.v(hd) または <core_name>_exdes.v(hd) のラッパーを作成します。

d) この ISE プロジェクトにすべての V(HD) ファイルを追加します。

e) frame_gen モジュールをユーザー データ ジェネレーターに、frame_check をユーザー データ パターン レシーバーに置き換えます。

f) ISE GUI で [Implement Design] コマンドをダブルクリックし、デザインをインプリメントします。

2) Vivado でのインプリメンテーション

a) Vivado GUI を起動します。

b) 前出のサンプル デザイン フローと同じように New Project Wizard を使用してプロジェクトを作成します。

c) 上記にあるように IP カタログから GT ウィザードを起動し、ソース ファイル、サンプル デザイン、GT ラッパー、XDC ファイルを生成します。

d) プロジェクトにすべてのソース ファイルを追加します。ツールで階層およびトップ モジュールが自動的に検出されます。

e) このトップ モジュールのラッパーを作成し、そのラッパーをサブモジュールとしてデザインに追加します。

f) frame_gen モジュールをユーザー データ ジェネレーターに、frame_check をユーザー データ パターン レシーバーに置き換えます。

g) ツール フローを開始するため [Run Implementation] をクリックします。

AR# 57260
日付 10/07/2013
ステータス アクティブ
種類 ソリューション センター
このページをブックマークに追加