AR# 57835

AXI Bridge for PCI Express v1.08a - 列挙中にルート ポートがスレーブ エラーを受信し、プロセッサが停止する

説明

問題の発生したバージョン : v1.07a
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 44969) を参照

接続されていないバスまたはポートに対し列挙中にルート ポートは AXI バスでスレーブ エラー (slverr) を受信し、これが原因でプロセッサが停止します。

ソリューション

列挙中 (デバイス検出中)、ルート コンプレックスは可能なバスまたはポートをすべて読み出そうとします。これはこれらのロケーションにデバイスが接続されていなくても行われます。応答がない場合 (ポート/バスに接続されていない)、PCIe 仕様に従ってサポートされていないリクエスト (UR) が出力されます。

列挙中にサポートされていないリクエスト (UR) が PCIe バスで受信されると、現在の AXI Bridge to PCI Express コア (v1.08a 以降のバージョン) は AXI バスで スレーブ エラーを返します。

列挙中 (デバイス検出中) の動作としてはエラーではなく、AXI バスの応答として OKAY が返されるべきです。
このコアは今後のリリースで修正される予定です。現在のコアを使用している場合は、このアンサーの最後に添付されているパッチを使用してください。

パッチの適用方法
  1. AXI Bridge for PCIe コアを ISE 14.6 ツールでリリースされた v1.08.a にアップグレードします。
  2. XPS ツールから AXI Bridge for PCIe コアを右クリックして [Make this IP local] を選択することで、このコアをローカルにします。
  3. project_directory/pcores/axi_pcie_v1_08_a/hdl/verilog に移動し、core_name_a_axi_enhanced_cfg_slave.v ファイルをこのアンサーに添付されているファイルに置き換えます。
  4. XPS ツールから、[Project][Clean All Generated Files] をクリックしてインプリメントされているデザインを削除します。
  5. [Synthesis] および [Implementation] を再実行します。


注記
: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性はありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2013/10/24 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
axi_pcie_v1_08_a_axi_enhanced_cfg_gen_sink.v 40 KB V

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 57835
日付 11/04/2013
ステータス アクティブ
種類 一般
ツール
IP