AR# 57903

|

LogiCORE IP Serial RapidIO Gen2 v3.0 - コアで生成された ooc.xdc ファイルが間違っている

説明

問題の発生したバージョン : v3.0
修正バージョンおよび既知の問題 : (ザイリンクス アンサー 54648) を参照

[Shared Logic is in Example Design] が設定されている状態で LogiCORE IP Serial RapidIO Gen2 v3.0 を生成すると、生成された ooc.xdc が間違っています。 この XDC ファイルのポート名が実際のポート名と異なっています。

ソリューション

これは、コア生成時に [Shared Logic is in Example Design] を選択し、[Generate Synthesized Design Check Point (.dcp)] をオフにした場合にのみに発生する既知の問題です。

この問題は、今後のコアのリリースで修正される予定です。

この問題を回避するには、ポート名を次の表に従って変更してください。

元の名前 次に変更
log_lcl_log_clk log_clk_in
phy_lcl_phy_clk phy_clk_in
gt_clk gt_clk_in
gt_pcs_clk gt_pcs_clk_in
refclk refclk_in
XDC に次のポートがある場合
drpclk drpclk_in
デバイス ステータスがプロダクションで、Kintex-7、Virtex-7、または Zynq デバイスがターゲットの場合
gt0_qpll_clk gt0_qpll_clk_in
gt0_qpll_out_refclk gt0_qpll_out_refclk_in
Artix-7 がターゲット デバイスの場合
gt0_pll0_clk gt0_pll0_clk_in
gt0_pll0_ref_clk gt0_pll0_ref_clk_in
gt0_pll1_clk gt0_pll1_clk_in
gt0_pll1_ref_clk gt0_pll1_ref_clk_in
 

改訂履歴
2013/11/8 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54648 LogiCORE IP Serial RapidIO Gen2 - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 57903
日付 11/11/2013
ステータス アクティブ
種類 既知の問題
IP
People Also Viewed