UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57921

複数のネットリストでモジュール名が重複し、ModelSim シミュレーションで Error: (vsim-3389) というエラー メッセージが表示される

説明

3 つの EDF ネットリストがあり、それぞれに共通名を持ったモジュールが 1 つありますが、モジュールの定義はぞれぞれ違います (ポート番号が異なるなど)。

この 3 つのデザインを、write_verilog でエクスポートされたシミュレーション ネットリストを 3 つ使用してシミュレートしたいと思います。

 

ModelSim でシミュレートすると、次のようなエラー メッセージが表示されます。

Error: (vsim-3389) port xxx not found in the connected module

 

この問題を解決する方法を教えてください。

 

ソリューション

rename_ref というコマンドを使用すると、プリミティブでない参照名を現在のデザインで変更でき、別のデザインの参照名との重複を避けることができます。

これで、2 つのモジュールまたは 2 のデザインの間で名前の重複を避けながら、2 つをいっしょに合成したりシミュレートできます。

次に例を示します。

合成されたデザインを開き、write_verilog を実行する前に、rename_re を実行します。

rename_ref -prefix_all MOD1_

これで、MOD1_ to が、プリミティブでない参照セル名すべてに追加されます。

問題が起きていたモジュールの名前が ful_regd_slice であれば、出力シミュレーション ネットリストでは MOD1_ful_regd_slice という名前に変わります。

これでモジュール名は複数のデザインの間で重複しないようになったので、この問題は発生しなくなります。

 

rename_ref の使用方法については、このコマンドのヘルプを参照してください。

AR# 57921
日付 01/21/2015
ステータス アクティブ
種類 一般
ツール
このページをブックマークに追加